ПЛИС

Программируемые логические интегральные схемы (ПЛИС или PLD) - проектирование, программирование, работа. Обсуждение языков Verilog, VHDL.

192 темы в этом разделе

  1. Важные темы
    • 87 ответов
    • 28 776 просмотров
  2. Другие темы

    • 9 ответов
    • 17 262 просмотра
    • 144 ответа
    • 12 559 просмотров
  3. Fpga ? Cpld

    • 2 ответа
    • 11 512 просмотра
  4. Реализация Uart На Плис

    • 10 ответов
    • 7 183 просмотра
    • 11 ответов
    • 6 428 просмотров
  5. Проектирование На Vhdl

    • 11 ответов
    • 6 395 просмотров
  6. Счетчик На Vhdl

    • 3 ответа
    • 6 261 просмотр
    • 2 ответа
    • 6 252 просмотра
    • 2 ответа
    • 5 527 просмотров
  7. Тестирование Проекта Quartus

    • 7 ответов
    • 5 314 просмотра
    • 6 ответов
    • 5 224 просмотра
  8. Генератор Ссп На Vhdl

    • 18 ответов
    • 5 187 просмотров
    • 6 ответов
    • 4 938 просмотров
    • 22 ответа
    • 4 882 просмотра
  9. Проблемы С Ramb18 Xilinx

    • 10 ответов
    • 4 872 просмотра
  10. Обвязка Плис Cyclone Iv

    • 13 ответов
    • 4 798 просмотров
  11. Как Прошить Плис

    • 7 ответов
    • 4 535 просмотров
  12. Настройка Bidir В Verilog

    • 19 ответов
    • 4 528 просмотров
    • 18 ответов
    • 4 251 просмотр
  13. Altera Spice & Proteus Isis

    • 4 ответа
    • 3 874 просмотра
    • 4 ответа
    • 3 862 просмотра
    • 3 ответа
    • 3 832 просмотра
    • 14 ответов
    • 3 794 просмотра
  14. Verilog Spi-Master

    • 11 ответов
    • 3 737 просмотров
  • Сейчас на странице

    Нет пользователей, просматривающих эту страницу