ПЛИС

Программируемые логические интегральные схемы (ПЛИС или PLD) - проектирование, программирование, работа. Обсуждение языков Verilog, VHDL.

191 тема в этом разделе

  1. Важные темы
    • 87 ответов
    • 27 313 просмотра
  2. Другие темы

    • 9 ответов
    • 17 191 просмотр
    • 144 ответа
    • 12 192 просмотра
  3. Fpga ? Cpld

    • 2 ответа
    • 10 923 просмотра
  4. Реализация Uart На Плис

    • 10 ответов
    • 6 956 просмотров
  5. Проектирование На Vhdl

    • 11 ответов
    • 6 373 просмотра
    • 2 ответа
    • 6 163 просмотра
    • 11 ответов
    • 6 032 просмотра
  6. Счетчик На Vhdl

    • 3 ответа
    • 6 007 просмотров
  7. Тестирование Проекта Quartus

    • 7 ответов
    • 5 283 просмотра
    • 6 ответов
    • 5 169 просмотров
    • 2 ответа
    • 5 157 просмотров
  8. Генератор Ссп На Vhdl

    • 18 ответов
    • 5 130 просмотров
  9. Проблемы С Ramb18 Xilinx

    • 10 ответов
    • 4 815 просмотров
    • 22 ответа
    • 4 800 просмотров
    • 6 ответов
    • 4 695 просмотров
  10. Обвязка Плис Cyclone Iv

    • 13 ответов
    • 4 438 просмотров
  11. Настройка Bidir В Verilog

    • 19 ответов
    • 4 276 просмотров
  12. Как Прошить Плис

    • 7 ответов
    • 4 165 просмотров
    • 18 ответов
    • 4 063 просмотра
    • 14 ответов
    • 3 785 просмотров
    • 3 ответа
    • 3 778 просмотров
  13. Altera Spice & Proteus Isis

    • 4 ответа
    • 3 718 просмотров
    • 4 ответа
    • 3 591 просмотр
  14. Ethernet И Плис

    • 0 ответов
    • 3 566 просмотров
  • Сейчас на странице

    Нет пользователей, просматривающих эту страницу