ПЛИС

Программируемые логические интегральные схемы (ПЛИС или PLD) - проектирование, программирование, работа. Обсуждение языков Verilog, VHDL.

187 тем в этом разделе

  1. Важные темы
    • 87 ответов
    • 27 018 просмотров
  2. Другие темы

    • 9 ответов
    • 17 120 просмотров
    • 144 ответа
    • 11 779 просмотров
  3. Fpga ? Cpld

    • 2 ответа
    • 10 497 просмотров
  4. Реализация Uart На Плис

    • 10 ответов
    • 6 734 просмотра
  5. Проектирование На Vhdl

    • 11 ответов
    • 6 340 просмотров
    • 2 ответа
    • 6 079 просмотров
  6. Счетчик На Vhdl

    • 3 ответа
    • 5 773 просмотра
    • 11 ответов
    • 5 676 просмотров
  7. Тестирование Проекта Quartus

    • 7 ответов
    • 5 242 просмотра
    • 6 ответов
    • 5 116 просмотров
  8. Генератор Ссп На Vhdl

    • 18 ответов
    • 5 062 просмотра
    • 2 ответа
    • 4 795 просмотров
  9. Проблемы С Ramb18 Xilinx

    • 10 ответов
    • 4 751 просмотр
    • 22 ответа
    • 4 725 просмотров
    • 6 ответов
    • 4 496 просмотров
  10. Обвязка Плис Cyclone Iv

    • 13 ответов
    • 4 163 просмотра
  11. Настройка Bidir В Verilog

    • 19 ответов
    • 4 089 просмотров
  12. Как Прошить Плис

    • 7 ответов
    • 3 901 просмотр
    • 18 ответов
    • 3 878 просмотров
    • 14 ответов
    • 3 756 просмотров
    • 3 ответа
    • 3 736 просмотров
  13. Altera Spice & Proteus Isis

    • 4 ответа
    • 3 596 просмотров
  14. Ethernet И Плис

    • 0 ответов
    • 3 528 просмотров
  15. Starter Kit

    • 2 ответа
    • 3 499 просмотров
  • Сейчас на странице

    Нет пользователей, просматривающих эту страницу