ПЛИС

Программируемые логические интегральные схемы (ПЛИС или PLD) - проектирование, программирование, работа. Обсуждение языков Verilog, VHDL.

193 темы в этом разделе

  1. Важные темы
    • 87 ответов
    • 30 992 просмотра
  2. Другие темы

    • 9 ответов
    • 17 353 просмотра
    • 144 ответа
    • 12 943 просмотра
  3. Fpga ? Cpld

    • 2 ответа
    • 12 070 просмотров
  4. Реализация Uart На Плис

    • 10 ответов
    • 7 379 просмотров
    • 11 ответов
    • 6 783 просмотра
  5. Счетчик На Vhdl

    • 3 ответа
    • 6 483 просмотра
  6. Проектирование На Vhdl

    • 11 ответов
    • 6 436 просмотров
    • 2 ответа
    • 6 354 просмотра
    • 2 ответа
    • 5 851 просмотр
  7. Тестирование Проекта Quartus

    • 7 ответов
    • 5 354 просмотра
    • 6 ответов
    • 5 274 просмотра
  8. Генератор Ссп На Vhdl

    • 18 ответов
    • 5 253 просмотра
    • 6 ответов
    • 5 154 просмотра
  9. Обвязка Плис Cyclone Iv

    • 13 ответов
    • 5 117 просмотров
    • 22 ответа
    • 4 945 просмотров
  10. Проблемы С Ramb18 Xilinx

    • 10 ответов
    • 4 920 просмотров
  11. Как Прошить Плис

    • 7 ответов
    • 4 912 просмотра
  12. Настройка Bidir В Verilog

    • 19 ответов
    • 4 779 просмотров
    • 18 ответов
    • 4 418 просмотров
  13. Verilog Spi-Master

    • 11 ответов
    • 4 118 просмотров
  14. Altera Spice & Proteus Isis

    • 4 ответа
    • 4 085 просмотров
    • 4 ответа
    • 4 077 просмотров
  15. Vhdl Mux 4 В 1, 8 Bit

    • 13 ответов
    • 3 955 просмотров
    • 3 ответа
    • 3 886 просмотров
  • Сейчас на странице

    Нет пользователей, просматривающих эту страницу