ПЛИС

Программируемые логические интегральные схемы (ПЛИС или PLD) - проектирование, программирование, работа. Обсуждение языков Verilog, VHDL.

196 тем в этом разделе

  1. Важные темы
    • 87 ответов
    • 35 035 просмотров
  2. Другие темы

    • 9 ответов
    • 17 478 просмотров
    • 144 ответа
    • 13 574 просмотра
  3. Fpga ? Cpld

    • 2 ответа
    • 13 062 просмотра
  4. Реализация Uart На Плис

    • 10 ответов
    • 7 829 просмотров
    • 11 ответов
    • 7 679 просмотров
  5. Счетчик На Vhdl

    • 3 ответа
    • 6 816 просмотров
    • 2 ответа
    • 6 785 просмотров
    • 2 ответа
    • 6 637 просмотров
  6. Проектирование На Vhdl

    • 11 ответов
    • 6 521 просмотр
  7. Обвязка Плис Cyclone Iv

    • 13 ответов
    • 5 864 просмотра
  8. Как Прошить Плис

    • 7 ответов
    • 5 786 просмотров
    • 6 ответов
    • 5 721 просмотр
  9. Настройка Bidir В Verilog

    • 19 ответов
    • 5 446 просмотров
  10. Тестирование Проекта Quartus

    • 7 ответов
    • 5 425 просмотров
    • 6 ответов
    • 5 395 просмотров
  11. Генератор Ссп На Vhdl

    • 18 ответов
    • 5 371 просмотр
    • 22 ответа
    • 5 121 просмотр
  12. Проблемы С Ramb18 Xilinx

    • 10 ответов
    • 4 993 просмотра
  13. Verilog Spi-Master

    • 11 ответов
    • 4 985 просмотров
    • 18 ответов
    • 4 829 просмотров
  14. Altera Spice & Proteus Isis

    • 4 ответа
    • 4 813 просмотра
    • 4 ответа
    • 4 542 просмотра
  15. Vhdl Mux 4 В 1, 8 Bit

    • 13 ответов
    • 4 493 просмотра
    • 4 ответа
    • 4 138 просмотров
  • Сейчас на странице

    Нет пользователей, просматривающих эту страницу