ПЛИС

Программируемые логические интегральные схемы (ПЛИС или PLD) - проектирование, программирование, работа. Обсуждение языков Verilog, VHDL.

196 тем в этом разделе

  1. Важные темы
    • 87 ответов
    • 33 374 просмотра
  2. Другие темы

    • 9 ответов
    • 17 435 просмотров
    • 144 ответа
    • 13 342 просмотра
  3. Fpga ? Cpld

    • 2 ответа
    • 12 833 просмотра
  4. Реализация Uart На Плис

    • 10 ответов
    • 7 637 просмотров
    • 11 ответов
    • 7 457 просмотров
  5. Счетчик На Vhdl

    • 3 ответа
    • 6 721 просмотр
    • 2 ответа
    • 6 567 просмотров
    • 2 ответа
    • 6 523 просмотра
  6. Проектирование На Vhdl

    • 11 ответов
    • 6 488 просмотров
  7. Как Прошить Плис

    • 7 ответов
    • 5 563 просмотра
  8. Обвязка Плис Cyclone Iv

    • 13 ответов
    • 5 558 просмотров
    • 6 ответов
    • 5 546 просмотров
  9. Тестирование Проекта Quartus

    • 7 ответов
    • 5 395 просмотров
    • 6 ответов
    • 5 341 просмотр
  10. Генератор Ссп На Vhdl

    • 18 ответов
    • 5 326 просмотров
  11. Настройка Bidir В Verilog

    • 19 ответов
    • 5 232 просмотра
    • 22 ответа
    • 5 064 просмотра
  12. Проблемы С Ramb18 Xilinx

    • 10 ответов
    • 4 970 просмотров
  13. Verilog Spi-Master

    • 11 ответов
    • 4 734 просмотра
    • 18 ответов
    • 4 706 просмотров
  14. Altera Spice & Proteus Isis

    • 4 ответа
    • 4 639 просмотров
    • 4 ответа
    • 4 384 просмотра
  15. Vhdl Mux 4 В 1, 8 Bit

    • 13 ответов
    • 4 368 просмотров
    • 4 ответа
    • 4 014 просмотра
  • Сейчас на странице

    Нет пользователей, просматривающих эту страницу