ПЛИС

Программируемые логические интегральные схемы (ПЛИС или PLD) - проектирование, программирование, работа. Обсуждение языков Verilog, VHDL.

194 темы в этом разделе

  1. Важные темы
    • 87 ответов
    • 32 249 просмотров
  2. Другие темы

    • 9 ответов
    • 17 390 просмотров
    • 144 ответа
    • 13 149 просмотров
  3. Fpga ? Cpld

    • 2 ответа
    • 12 536 просмотров
  4. Реализация Uart На Плис

    • 10 ответов
    • 7 478 просмотров
    • 11 ответов
    • 7 147 просмотров
  5. Счетчик На Vhdl

    • 3 ответа
    • 6 601 просмотр
  6. Проектирование На Vhdl

    • 11 ответов
    • 6 459 просмотров
    • 2 ответа
    • 6 430 просмотров
    • 2 ответа
    • 6 230 просмотров
  7. Тестирование Проекта Quartus

    • 7 ответов
    • 5 372 просмотра
    • 6 ответов
    • 5 338 просмотров
  8. Обвязка Плис Cyclone Iv

    • 13 ответов
    • 5 325 просмотров
    • 6 ответов
    • 5 302 просмотра
  9. Как Прошить Плис

    • 7 ответов
    • 5 283 просмотра
  10. Генератор Ссп На Vhdl

    • 18 ответов
    • 5 277 просмотров
  11. Настройка Bidir В Verilog

    • 19 ответов
    • 5 005 просмотров
    • 22 ответа
    • 4 999 просмотров
  12. Проблемы С Ramb18 Xilinx

    • 10 ответов
    • 4 942 просмотра
    • 18 ответов
    • 4 527 просмотров
  13. Verilog Spi-Master

    • 11 ответов
    • 4 416 просмотров
  14. Altera Spice & Proteus Isis

    • 4 ответа
    • 4 414 просмотра
    • 4 ответа
    • 4 223 просмотра
  15. Vhdl Mux 4 В 1, 8 Bit

    • 13 ответов
    • 4 143 просмотра
    • 3 ответа
    • 3 906 просмотров
  • Сейчас на странице

    Нет пользователей, просматривающих эту страницу