Перейти к содержанию

ПЛИС

Программируемые логические интегральные схемы (ПЛИС или PLD) - проектирование, программирование, работа. Обсуждение языков Verilog, VHDL.


В форуме 223 темы

    • 3 ответа
    • 2,1т просмотров
  1. Выбор Плм

    • 3 ответа
    • 2,3т просмотров
    • 3 ответа
    • 4,2т просмотра
    • 3 ответа
    • 3,1т просмотра
  2. ПЛИС

    • 3 ответа
    • 2,9т просмотра
  3. Проектирование Ядра

    • 3 ответа
    • 2,5т просмотров
  4. Счетчик На Vhdl

    • 3 ответа
    • 8,4т просмотра
  5. Syntax Error Verilog

    • 3 ответа
    • 3,9т просмотров
    • 2 ответа
    • 4,1т просмотров
  6. Язык Abel Hdl Счетчик

    • 2 ответа
    • 1,7т просмотров
    • 2 ответа
    • просмотра
  7. Извлекатель Корня Ahdl

    • 2 ответа
    • 2,6т просмотров
  8. Python и Verilog

    • 2 ответа
    • просмотра
    • 2 ответа
    • 1,4т просмотра
    • 2 ответа
    • 1,9т просмотра
    • 2 ответа
    • 3,1т просмотров
  9. Starter Kit

    • 2 ответа
    • 4,1т просмотров
    • 2 ответа
    • 2,4т просмотра
    • 2 ответа
    • 4,8т просмотров
  10. БПФ FFT

    • 2 ответа
    • 3,4т просмотров
  11. Часы На Плис

    • 2 ответа
    • 5,1т просмотра
    • 2 ответа
    • 1,4т просмотра
    • 2 ответа
    • 2,7т просмотров
    • 2 ответа
    • 2,9т просмотр
  12. Edk И Spartan 6

    • 2 ответа
    • 2,4т просмотров
  • Последние посетители   0 пользователей онлайн

    • Ни одного зарегистрированного пользователя не просматривает данную страницу
×
×
  • Создать...