Блондин

Members
  • Публикации

    12
  • Зарегистрирован

  • Посещение

Репутация

0 Обычный

О Блондин

  • Звание
    Новенький

Информация

  • Город
    SPb

Электроника

  • Стаж в электронике
    1-2 года
  • Сфера радиоэлектроники
    ПЛИС, ASIC, PCB

Посетители профиля

423 просмотра профиля
  1. Прошу прощения, тему можно закрывать, проблема была в согласовании входных цепей с самим АЦП. С фильтрами все в порядке, они фильтруют, входной сигнал чистый - посмотрели на спектроанализаторе. Получены значения SNDR/SFDR, близкие к даташитным.
  2. Если посмотреть на даташит, становится понятно, что это не нормально. SFDR там заявлен 80 дБ. Ну 70 дБ мы хотим, учитывая разводку платы. SNDR мы получаем 60 дБ, что как раз таки нормально при такой плате на коленке, как у нас. Проблема в том, что даже 70 дБ не получить. Если Вы считаете, что такой уровень гармоник - из-за платы - то объясните, пожалуйста, почему так. Просто не совсем понятно - качество разводки платы влияет на шумы, а на нелинейные как она может влиять? Включение АЦП по даташиту. трансформатор mini-circuits1:1.
  3. Там формально отсчеты FFT, частоту забыли убрать. А толком нельзя обьяснить, откуда та картинка взялась? И почему такой странный самплинг рэйт 4.452 Мспс. Все же думают, что картинка с прибора, а она из фотошопа похоже. Сбор данных с выхода АЦП логическим анализатором, потом 16к FFT в MATLAB, на картинке отображен спектр до fs/2 (16К/2).
  4. Без фильтра практически такой же, в начале темы писал. Нам надо получить не менее 80 дБ подавление 2 и 3-й. Запас по амплитуде есть. Поставить аттенюатор дабы не перегружать входной каскад спектроанализатора? Там формально отсчеты FFT, частоту забыли убрать.
  5. Спасибо за ответ! Думали уже, но у спектроанализатора до 5 Вт можно подавать на вход - маловероятно, что это перегруз и/или нелинейность АЦП. Спектроанализатор FSL18. Неужели до -60 дБ нелинейность в такой линейке может быть????
  6. Доброе время суток! В настоящее время стоит задача измерения динамических параметров АЦП AD9225 (спецификацию прилагаю). AD9225.pdf Используем генератор Agilent 81150A, выходной гармонический сигнал амплитудой 1Вп-п и частотой 200 кГц. 81150a.pdf В спектре выходного сигнала после АЦП присутствуют паразитные 2 и 3 гармоники входного сигнала, их уровень выше заявленного в даташите на АЦП (см картинку). Тут вторая на -70, третья на -65 дБ. После подключения спектроанализатора к выходу генератора наблюдаем 2 и 3 гармоники на уровнях около -60 дБ и -70 дБ, соответственно (как и заявлено в даташите) - но тут вторая на -60, третья на -70 дБ. Разумеется, ставим ФНЧ (9 порядок, Чебышев, односторонненагруженный) на выходе генератора, смотрим спектр после ФНЧ на спектроанализаторе - негармонические составляющие сигнала, наводки и шум фильтруются, а гармоники - нет, их уровень практически не меняется. При этом АЧХ фильтра промеряли (измерителя АЧХ нет, промеряли основным тоном и наблюдали на спектроанализаторе - на частотах 400 кГц и 600кГц основной тон давится в шумовую полочку спектроанализатора), всяко подавление на этих частотах не менее 50 дБ есть. Пробовали ставить промышленные ПФ на ПАВ - та же ситуация - наводки и шумы подавляет, 2 и 3 гармоники видны на уровне -60 дБ. Приборы подключены в один сетевой фильтр, он - в розетку с заземлением. Кабели - коаксиалы советские с разъемами СР-50. Фильтры вроде согласовывали на 50 Ом. Может быть, кто-то подскажет, почему фильтр не подавляет 2 и 3 гармоники? Может быть, излучает сам генератор, может быть, оплетка кабеля недостаточно экранирует? Может быть, по питанию пролазят? Что наиболее вероятно? Если информации мало дал, постараюсь полнее обрисовать картину. Спасибо!
  7. Xilinx Isim + Ip Core (Dds) Как Моделировать

    да, спасибо, проблема решена. Timescale изменил на 1us/1ns - тактовая DDS 100 МГц, выходная 1,5 кГц.
  8. Доброе времени суток! Простейший проект - DDS ip-core в Xilinx ISE 14.7 (Webpack!), выход DDS далее на ЦАП, приаттаченный к плате Nexus 3 (Spartan 6). Top level - schematic. DDS генерит, в железе все нормально, на осциллографе на выходе ЦАП - синус, все как надо. Но как промоделировать проект в ISim? Testbench создаю, клок для DDS генерится, но на выходной шине DDS 0. Отдельно генерил тестбенч для ДДС (не для всего проекта), результат такой же. Возможно, проблема в прослойке между монитором и стулом, но тогда подскажите, что почитать/куда копать? Заранее спасибо!
  9. Тестовая Плата Digilent Nexus 3 (Xilinx Spartan 6) + Цап R-2R = Искажения

    Проблема с работой DDS решена - конечно, переводом выхода DDS в беззнаковый формат. Проблема с моделированием в ISim - пока нет, роюсь в гугле.
  10. Тестовая Плата Digilent Nexus 3 (Xilinx Spartan 6) + Цап R-2R = Искажения

    У меня камень Spartan 6, Vivaldo не поддерживает.
  11. Тестовая Плата Digilent Nexus 3 (Xilinx Spartan 6) + Цап R-2R = Искажения

    Да, допер уже. Спасибо, попробую. А по поводу того, что не моделируется в ISim чего посоветуете?
  12. Доброго времени суток всем! Есть плата от Xilinx c ПЛИС Spartan 6 на борту (плата Digilent Nexus 3). Возникла потребность сделать простой DDS генератор, используя плату и самодельный ЦАП r-2r (6 бит, звуковые частоты, речь). ЦАП подключается через стандартные штырьковые разъемы к плате. Схема ЦАП проста: r-2r цепь, потом RC-цепь (ФНЧ первого порядка), затем повторитель на ОУ ad8656 (одна половинка). Для ПЛИС использую среду ISE WebPack 13.2 Собственно, неприятностей две: 1. DDS IP-core v.4 никак не хочет моделироваться в ISim. Тактовый сигнал идет на IP-блок, но на выходе DDS лог.1 по всем 6 битам. Что я делаю не так? Или это известный косяк симулятора? Схема top level проста - сам блок и вх/вых пины. Все проверки в среде ISE схема проходит, разумеется. 2. Несмотря на вышеописанную ситуацию, после физического размещения схемы DDS на кристалле, она заработала. Осциллографом наблюдаю на выходах платы (входах ЦАП) то, что и должно для синуса (см. картинки). НО на выходе самого ЦАП - чушь полная. Сначала я думал, что это инверсия фазы выходного сигнала у ОУ (размах сигнала на входе ОУ большой, конечно, он rail-to-rail, в даташите сказано, что нет инверсии фазы). Отключил вход ОУ, тыкнулся осциллом после ФНЧ - та же картина. И тут я заметил, что на осциллограммах логических сигналов - помеха в виде выходного сигнала, синуса. (завалены лог. уровни). В чем может быть проблема? Неудачная разводка платы (ставил кондеры на землю по питанию - не помогло)? Не учел токоограничительные резисторы и диоды на выводах ПЛИС(первая страница в даташите на плату)? (они по 200 Ом, а цап 2к-1к). ОУ возбуждается? Вроде делов-то, на МК цап r-2r работают на ура, судя по поиску в гугле. Тут-то что? Как-то даже стыдно. Подскажите, пожалуйста, куда копать? Или перенаправьте в более подходящую ветку форума. Спасибо! Прикрепляю картинки (скрины с осциллографа, плату, и схему отладочной платы с ПЛИС). Прикрепляю отдельно скрины с осциллографа и фото платы.