Rotor

Members
  • Публикации

    7
  • Зарегистрирован

  • Посещение

Репутация

0 Обычный

О Rotor

  • Звание
    Новенький

Электроника

  • Стаж в электронике
    1-2 года
  1. Надо посчитать например Ln, корень и тригонометрические функции, как это делать через таблицы? Как забить уже посчитанные значения в ПЗУ? Например: есть сигнал A std_logic_vector (7 downto 0), от него надо посчитать ln. Прочитал, что можно посчитать все значения, а можно таблица+интерполяция (если таблица редкая) Мои проедположения- это что-то вроде дешифратора.
  2. Генератор Шума (Vhdl)

    Завтра,так и сделаю и буду держать в курсе
  3. Генератор Шума (Vhdl)

    Надо как-то выколоть tmp (others=>'0'), я же верно мыслю Как много я назадавал вопросов
  4. Генератор Шума (Vhdl)

    Получается, я генерирую 12 вот таких последовательностей (правильно?): library IEEE; use IEEE.STD_LOGIC_1164.ALL; use IEEE.std_logic_unsigned.all; entity LFSR_1 is PORT( clk: in std_logic; RND: out std_logic ); end LFSR_1; architecture Behavioral of LFSR_1 is signal tmp: std_logic_vector(31 downto 0):= (others=>'1') ; ---- только с различными начальными значениями begin process (clk, tmp) begin if tmp=0 then tmp <= (others=>'1'); ---- вот здесь у меня стоит вопрос и сомнения, если например нач значение signal tmp: std_logic_vector(31 downto 0):= (tmp(0) => '0' others=>'1') elsif (clk'event and clk='1') then ------ tmp примет значения others=>'0' раньше чем 2^32-1, я сново присвою ему (tmp(0) => '0' others=>'1')- это вообще не хорошо мне кажется?? for i in 0 to 30 loop ---- Если все значения будут=0, то регистр будет молотить эти нули в пустую и плакала ПСП tmp(i+1) <= tmp(i); end loop; tmp(0) <= tmp(31) xor tmp(21) xor tmp(1) xor tmp(0); end if; end process; RND <= tmp(31); end Behavioral; Что-то не так мне кажется я написал LFSR, И еще вопрос как вывести файл и промоделиовать потом, матлаб есть, но я с ним совершенно не дружу?
  5. Генератор Шума (Vhdl)

    Мммм, раз копеки надо делать, предположительно Virtex 6. А как потом проверить- построить АКФ и ПРВ с помощью Моделсима? Завязать его или ise webpack с матлабом?
  6. Генератор Шума (Vhdl)

    О не я подумал тоже. Для этого мне нужно минимум 12 таких таких циклов, для получения соответственно 12 псевдослучайных последовательностей и потом загнать все это в сумматор, правильно я понимаю? И у каждой последовательности в сдвиговых регистрах должны быть не повторяющиеся стартовые значения? Это аж минимум 12*32 регистров будет задействованно и куча лут таблиц- всю ПЛИС этим забью, а ведь там еще куча имитирвать сигналов надо будет.
  7. Генератор Шума (Vhdl)

    Приветствую! Задача: создать генератор шума с нормальным распределением. Получил ПСП с помощью LFSR, дальше, как я понимаю, надо реализовать преобразование Бокса-Мюллера для получения из равномерного распределения нормального. В этом пока и состоит загвоздка. Надо корень, ln и cos c sin. Или есть другой способ получения из равномерного распределения нормального? Что имею пока: library IEEE; use IEEE.STD_LOGIC_1164.ALL; use IEEE.std_logic_unsigned.all; entity LFSR_1 is PORT( clk: in std_logic; RND: out std_logic ); end LFSR_1; architecture Behavioral of LFSR_1 is signal tmp: std_logic_vector(31 downto 0):= (others=>'1') ; begin process (clk, tmp) begin if tmp=0 then tmp <= (others=>'1'); elsif (clk'event and clk='1') then for i in 0 to 30 loop tmp(i+1) <= tmp(i); end loop; tmp(0) <= tmp(31) xor tmp(21) xor tmp(1) xor tmp(0); end if; end process; RND <= tmp(31); end Behavioral;