Реализация Ацп На Altera Soc (Sockit) Platform

[Ural_12]

Добрый день. Проблема заключается в том, что я осваивал программирование на языке Verilog изначально на ПЛИС Altera DE0 Nano. Заинтересовался данной тематикой и научный ркуоводитель дал задание с применением встроенного АЦП. Только плата теперь Altera SoC FPGA platform (SoCKit) + плата расширения THDB ADA (на которой собственно и установлен сам АЦП). Пример от De0 Nano, как мне сказали, не применим.

Необходимо оцифровать аналоговый входной сигнал. При пером разборе задачи выяснилось, что применяется не только Quartus II, но и Qsys (из за встроенного процессора) Кто сталкивался с данной задачей? Что рекоммендуете прочитать? Какие шаги предпринять?

P/S В данной тематике абсолютный новичок. Реализовать машину конечных состояний, триггеры, счётчики - пожалуйста. Но тут непроницаемая стена непонимания с моей стороны. Прикрепил фотографию платы на всякий случай. Так же гайд к плате расширения со встроенным АЦП.

THDB_ADA_UserGuide_v1.2.2.pdf

Изменено 10 июля, 2015 пользователем Ural_12

[Реклама]

Реклама: ООО ТД Промэлектроника, ИНН: 6659197470, Тел: 8 (800) 1000-321

[Vascom]

Раздели задачу на две:

1. Получение данных от АЦП.

2. Их обработка в соответствии с твоим заданием.

Первая задача легко решается с помощью Quartus II и Verilog. Тут вообще ни чего сложного, просто настроить входные ножки на получение данных (и клока) от АЦП. И выходные для программирования АЦП (если это требуется).

Вторая задача уже от тебя зависит - нужен ли там процессор или можно обойтись просто преобразованиями, описанными вручную.

Ну а читать надо даташиты и документацию к платам, используемым FPGA и АЦП.

[Реклама]

20% скидка на весь каталог электронных компонентов в ТМ Электроникс!

Акция "Лето ближе - цены ниже", успей сделать выгодные покупки!

Плюс весь апрель действует скидка 10% по промокоду APREL24 + 15% кэшбэк и бесплатная доставка!

Перейти на страницу акции

Реклама: ООО ТМ ЭЛЕКТРОНИКС, ИНН: 7806548420, info@tmelectronics.ru, +7(812)4094849

[Ural_12]

1. Получение данных от АЦП.

Спасибо. Уже начинаю понимать. Не могли бы вы подсказать, какие примерно выводы необходимы для управления АЦП на плате расширения (В общем случае)?

Я определил такие как:

1. сlk (тактовая частота для АЦП)
   
2. Цифровые выходы с АЦП (он 14ти разрядный и 14 выходов соответственно)
   

Задача простейшая. 16 отсчётов, каждый из 14 разрядов занести в память ПЛИС и прекратить съём данных. То есть мне ещё необходимо что то вроде reset.

[Реклама]

Выбираем схему BMS для корректной работы литий-железофосфатных (LiFePO4) аккумуляторов

 Обязательным условием долгой и стабильной работы Li-FePO4-аккумуляторов, в том числе и производства EVE Energy, является применение специализированных BMS-микросхем. Литий-железофосфатные АКБ отличаются такими характеристиками, как высокая многократность циклов заряда-разряда, безопасность, возможность быстрой зарядки, устойчивость к буферному режиму работы и приемлемая стоимость. Но для этих АКБ, также как и для других, очень важен контроль процесса заряда и разряда, а специализированных микросхем для этого вида аккумуляторов не так много. Инженеры КОМПЭЛ подготовили список имеющихся микросхем и возможных решений от разных производителей. Подробнее>>

Реклама: АО КОМПЭЛ, ИНН: 7713005406, ОГРН: 1027700032161

[Vascom]

Просто берёшь и защёлкиваешь цифровые выходы с АЦП внутри ПЛИС.

Что и куда подключено - смотри твой документ на это плату расширения и возможно даташит на микросхему АЦП.

[Meteor77]

Задача простейшая. 16 отсчётов, каждый из 14 разрядов занести в память ПЛИС и прекратить съём данных. То есть мне ещё необходимо что то вроде reset.

Давайте чуть иначе попробуем. Оттолкнемся от следующего:

1)требуется некий процесс, который будет производить запуск АЦП целых 16 раз подряд;

2) требуется процесс, который дождется готовности данных после каждого запуска АЦП, считает результат преобразования и запишет его в какую-то память;

3) требуется некий процесс, который спровоцирует собой процессы 1 и 2.

Теперь попробуем ответить на такие вопросы:

1) с каким интервалом времени процесс 1 должен запускать преобразование? Или за какой интервал времени необходимо набрать 16 (а когда потребуется произвольное число, то его) результатов работы АЦП?

2) Чем и как задается количество запусков в вопросе 1?

3) предположим что ответили не только на вопросы 1 и 2, но и сделали эту самую реализацию. Теперь ответим на вопрос а куда скидывать результаты? И как потом к этим результатам получить доступ? Ведь данные хранящиеся в плис сами по себе никому не нужны. Нужно иметь возможность их представить. Тогда на чем или как?

4) Когда ответы на вопросы 1-3 найдены (возможно с видом на решение) можно и задаться вопрсом "а как делать многократную оцифровку?".

На вопрос 1 ответ может дать только ваш руководитель (хотя может быть вариант, что ему все равно, хоть раз в месяц будет отсчет)

Число реализаций обычно задают счетчиком (лучше предусмотреть вариант с большим запасом - меньше придется переделывать. когда разгуляется аппетит)

Результат записывают или в регистры или в память (может FIFO, а может и обычная внешняя или внутренняя) - зависит от того что потом с данными делать, сколько хранить и т.п.

Представлять данные тоже можно поразному, иногда достаточно вывести на семисегментник, а чаще надо передать на обработку в ПК (тут появляются интерфейсы, от минимальных кнопочек, до продвинутых PCIe).

Ну и самое простое запуск по требованию или с заданной периодичностью. Реализуется чаще на конечном автомате или счетчике.

[Braimik]

такой вопрос на засыпку хочу АЦП 12Бит LVDS подключить к ПЛИС как мне правильно построить алгоритм обработки?

[Vascom]

Алгоритм обработки чего?

Подключаешь данные и клок от АЦП к LVDS парным ногам ПЛИС, внутри разбираешь DDR сигнал LVDS в обычный сигнал и обрабатываешь далее как требуется.