Перейти к содержанию

ПЛИС

Программируемые логические интегральные схемы (ПЛИС или PLD) - проектирование, программирование, работа. Обсуждение языков Verilog, VHDL.


В форуме 223 темы

    • 9 ответов
    • просмотров
  1. Vhdl Mux 4 В 1, 8 Bit

    • 13 ответов
    • 7,8т просмотра
    • 10 ответов
    • 3,1т просмотра
  2. Max2 Epm240C100 Распиновка

    • 7 ответов
    • 2,8т просмотр
  3. Соединить Плис И Пк

    • 9 ответов
    • 2,9т просмотра
  4. Altera Spice & Proteus Isis

    • 4 ответа
    • 10,3т просмотров
  5. Синтез Для Плис И Многопоточность

    • 0 ответов
    • 2,1т просмотров
  6. Реализация Uart На Плис

    • 10 ответов
    • 10,7т просмотров
  7. Часы На Плис

    • 2 ответа
    • 5,1т просмотров
    • 3 ответа
    • 5,1т просмотров
    • 2 ответа
    • 1,7т просмотров
  8. Syntax Error Verilog

    • 3 ответа
    • 3,9т просмотра
  9. Хитрости Кода Verilog

    • 0 ответов
    • 1,5т просмотров
  10. Тест Для Fifo

    • 3 ответа
    • 3,3т просмотров
  11. Vhdl

    • 5 ответов
    • 2,7т просмотров
  12. Active-Hdl И Virtex - 4

    • 0 ответов
    • 1,6т просмотров
    • 22 ответа
    • 6,6т просмотров
    • 9 ответов
    • 5,5т просмотров
    • 1 ответ
    • 2,3т просмотра
    • 1 ответ
    • 5,3т просмотров
    • 5 ответов
    • 3,4т просмотров
  13. Ahdl, Нужна Помощь

    • 0 ответов
    • 2,2т просмотра
    • 0 ответов
    • 2,1т просмотров
    • 0 ответов
    • 3,2т просмотра
  14. Edk И Spartan 6

    • 2 ответа
    • 2,4т просмотр
  • Последние посетители   0 пользователей онлайн

    • Ни одного зарегистрированного пользователя не просматривает данную страницу
×
×
  • Создать...