Перейти к содержанию

ПЛИС

Программируемые логические интегральные схемы (ПЛИС или PLD) - проектирование, программирование, работа. Обсуждение языков Verilog, VHDL.


В форуме 222 темы

    • 3 ответа
    • 4,2т просмотра
    • 38 ответов
    • 4,2т просмотра
  1. Ищу Плис

    • 12 ответов
    • 4,1т просмотров
    • 2 ответа
    • 4,1т просмотра
  2. FPGA + external DDR2

    • 3 ответа
    • 4,1т просмотра
  3. Starter Kit

    • 2 ответа
    • просмотров
  4. Ethernet И Плис

    • 0 ответов
    • просмотров
  5. Xilinx Ise + C++ Код

    • 5 ответов
    • просмотров
    • 5 ответов
    • просмотра
    • 11 ответов
    • 3,9т просмотров
    • 5 ответов
    • 3,9т просмотров
    • 11 ответов
    • 3,9т просмотра
  6. Выбор Плис

    • 13 ответов
    • 3,9т просмотра
    • 25 ответов
    • 3,9т просмотра
  7. Syntax Error Verilog

    • 3 ответа
    • 3,9т просмотров
  8. Запаковка Проекта В Плис

    • 6 ответов
    • 3,8т просмотр
    • 11 ответов
    • 3,8т просмотров
    • 7 ответов
    • 3,8т просмотров
    • 9 ответов
    • 3,8т просмотр
  9. Толерантность Входов Cyclone Iv

    • 8 ответов
    • 3,7т просмотр
  10. Генератор Шума (Vhdl)

    • 11 ответов
    • 3,6т просмотров
  11. time_limited.cof в Quartus Prime

    • 7 ответов
    • 3,5т просмотров
  12. Помогите С Atf16v8

    • 6 ответов
    • 3,5т просмотра
    • 5 ответов
    • 3,4т просмотров
  13. Vhdl Testbench В Xilinx Ise Webpack

    • 6 ответов
    • 3,4т просмотров
  • Последние посетители   0 пользователей онлайн

    • Ни одного зарегистрированного пользователя не просматривает данную страницу
×
×
  • Создать...