Перейти к содержанию

ПЛИС

Программируемые логические интегральные схемы (ПЛИС или PLD) - проектирование, программирование, работа. Обсуждение языков Verilog, VHDL.


В форуме 223 темы

    • 18 ответов
    • 3,3т просмотров
    • 9 ответов
    • 2,5т просмотров
    • 3 ответа
    • 1,7т просмотр
  1. Схема De0-Nano-Soc

    • 1 ответ
    • 2,8т просмотров
  2. Ищу Verilog Код Для Can-Шины

    • 4 ответа
    • 2,7т просмотров
  3. Проблемы С Ramb18 Xilinx

    • 10 ответов
    • 5,7т просмотр
    • 15 ответов
    • 4,7т просмотров
    • 10 ответов
    • 6,7т просмотров
    • 6 ответов
    • просмотров
  4. Толерантность Входов Cyclone Iv

    • 8 ответов
    • 3,7т просмотров
    • 1 ответ
    • 1,9т просмотр
  5. Транслятор Parallel-To-Serial

    • 11 ответов
    • 1,9т просмотров
  6. Различные Генераторы На Плис

    • 1 ответ
    • 2,7т просмотров
    • 6 ответов
    • 5,3т просмотр
    • 7 ответов
    • 3,8т просмотр
    • 5 ответов
    • просмотров
  7. Настройка Bidir В Verilog

    • 19 ответов
    • 11т просмотров
  8. Verilog - Первые Шаги

    • 8 ответов
    • просмотр
  9. Reg In Verilog

    • 2 ответа
    • 2,7т просмотров
  10. Verilog Spi-Master

    • 11 ответов
    • 8,2т просмотров
    • 3 ответа
    • 3,1т просмотра
    • 2 ответа
    • 1,4т просмотра
  11. Гбш На Плис

    • 10 ответов
    • 5,6т просмотра
    • 6 ответов
    • 5,9т просмотров
    • 3 ответа
    • 2,8т просмотров
  • Последние посетители   0 пользователей онлайн

    • Ни одного зарегистрированного пользователя не просматривает данную страницу
×
×
  • Создать...