vitmailru1

Проектирую схему, которая дублирует логический сигнал от МК, с запиранием выхода если на входе третье состояние HI-Z При 0 и 1 на входе все работает, а при HI-Z транзисторы в открытом состоянии на Q1 и на затворе и на истоке 5в, чего он открьіт?