Проблема С Доступом К Bar Регистрам Внутри Плис Altera

[vladimir2612@@@]

Здравствуйте!

Имеется плата DB4CGX15 (FPGA Altera Cyclone IV, pci-e, devboards.com), модуль ядра Linux, и программный проект на Quartus II (оригинальный проект от Devboards, с переделанной конфигурацией PCI-E).

Задача - записать с ПК число по PCI-E, прибавить к нему внутри ПЛИС двойку и возвратить обратно на ПК.

Текущее состояние: модуль ядра записывает в регистр BAR0 платы число, прочитывает его - но оно не изменилось.

Для того чтобы изменить число, я пытался создать собственный модуль Qsys который по Avalon MM шине подключался к BAR0 для получения данный и отправлял в TXS измененные данные; внутри кода коннектора сгенерированного avalon mm изменить значение сигнала прибавив к нему 2.

Данные так и не получилось изменить.

Помогите мне решить проблему.

Спасибо!

БВ.

[Реклама]

Реклама: ООО ТД Промэлектроника, ИНН: 6659197470, Тел: 8 (800) 1000-321

[x66]

Тоже имеется эта плата. Но работают с оперативкой. Возник вопрос как проверить в ModelSim этот проект, у меня почему-то упорно отказывается симулировать

[Реклама]

20% скидка на весь каталог электронных компонентов в ТМ Электроникс!

Акция "Лето ближе - цены ниже", успей сделать выгодные покупки!

Плюс весь апрель действует скидка 10% по промокоду APREL24 + 15% кэшбэк и бесплатная доставка!

Перейти на страницу акции

Реклама: ООО ТМ ЭЛЕКТРОНИКС, ИНН: 7806548420, info@tmelectronics.ru, +7(812)4094849