Jump to content
Sign in to follow this  
flexxx

Генератор Ссп На Vhdl

Recommended Posts

Помогите написать Генератор ССП на VHDL, что бы работал в двух режимах на 525 и 625.

Входы

-Clock (ТС)

-Slave (режим)

Выход

-ССП

Плиз.

Share this post


Link to post
Share on other sites

:) Я не русский - что это такое ССП??? Стандартный Серийный Порт?

Если да - то надо уточнить если это нужно только для симулятора или будет зашиваться в какой то девайс? Ну и уточнить ещё пару вещей - частота и небольшую табличку режимов на входе.... Ну и если это только передачик или и приёмник? Вобщем уточнить..

Edited by wowa

Share this post


Link to post
Share on other sites

ССП - это сигнал синхронизации приёмников . Расположен он в полном видеосигнале ниже уровня чёрного , и состоит из строчных синхроимпульсов , кадровых синхроимпульсов , и так называемых уравнивающих импульсов ( импульсов двойной строчной частоты до и после кадрового синхроимпульса ) .

В одном стандарте 525 строк , 60 полукадров в секунду , в другом - 625 строк , 50 полукадров в секунду . Частота строк у первого ( NTSC ) стандарта - 15750 герц , у второго ( PAL , SECAM ) - 15625 герц . Для различения стандартов проще использовать частоту кадров , так как она сильнее отличается . Выделить кадровый импульс , да измерить его частоту.

Тока надо все по умному, я пока долеко не спец в VHDL.

__||__||__||__||__...__||_||_||_||_|--------------|_||_||_||_||_||__||__||__||__||___

таково вида должен быть сигнал, но это воймет только тот кто в ТВ шарит, я не понимаю, вот и хочу спорсить у более продвинутых людях.

В приложенной pdf подробно описано про стандарты, и что представляет собой ССП, правда на английском, вот только я не могу разобраться.

ITU_R_BT470_6.pdf

Edited by flexxx

Share this post


Link to post
Share on other sites

Технология Maxim Integrated nanoPower: когда малый IQ имеет преимущества

При разработке устройств с батарейным питанием важно выбирать компоненты не просто с малым потреблением, но и с предельно малым током покоя. При этом следует обратить внимание на линейку nanoPower производства компании Maxim Integrated. В статье рассмотрено их применение на примере системы датчиков беспроводной оконной сигнализации.

Подробнее

Ага!!! Ну тогда боюсь что и с моими знаниями VHDL тебе непомогу.. Знаю что в нём можно обрабатывать и аналоговые сигналы - да только как я понял всё это ещё только в симулятору.. Для нормальной ПЛИС тебе будет нужен цифровой сигнал.. А розделить синхро из видео будет я думаю проще специальными микрухами для теликов... Ну и потом попробовать его подать на входи анализировать... Я так понял что надо иметь что-то типа автоматического переключения стандартов в телеку?

Share this post


Link to post
Share on other sites
                     

Материалы вебинара STM32G0 – новый лидер бюджетных 32-битных микроконтроллеров от STMicroelectronics

На вебинаре были продемонстрированы современные методы тестирования производительности микроконтроллеров на примере самых бюджетных 32-битных семейств общего назначения STM32G0 и STM32F0, проведено их подробное сравнение. Мы подготовили для вас материалы. Вы можете посмотреть видеозапись вебинара, ознакомиться с ответами на вопросы, загрузить код для тестирования, прочитать статьи по теме

Подробнее...

Ну весь код это ваще в идеале, но я понимаю что это не кому кроме меня и начальства моего не надо.

Хотя бы обьясните как ССП описать, наше и зарубежное.

Самая большая проблема с ССП, не как не пойму какие импульсы когда будут, порсто не где толком не написано нормально.

А ты можешь код написать?

Share this post


Link to post
Share on other sites
Ну весь код это ваще в идеале, но я понимаю что это не кому кроме меня и начальства моего не надо.

Хотя бы обьясните как ССП описать, наше и зарубежное.

Самая большая проблема с ССП, не как не пойму какие импульсы когда будут, порсто не где толком не написано нормально.

А ты можешь код написать?

У тебя же в пдфке всё расписано. Тебе под какой стандарт нужно делать? Вот почитай. Здесь по русски про формирование видеосигнала и про реализацию на МК. А потом пиши в чём возникает трудность при реализации этого на VHDL.

TV_signal.rar

Share this post


Link to post
Share on other sites

Я просто понятть не могу как ССП ревлизовать на VHDL... причем что бы этот блок работал только от ТС, т.е. подаю я Clock с частотой 15750 Гц (стандарт 525/60, периуд примерно 63.5 ns) и на единственном выходе выходи сигнал ССП. т.е. такой как на рисунке.

первые 1000 тактов на выходе была единица (первый сигнал полукадра), потом примерно 75 тактов (2.3us +/-0,1) в "0", потом вновь 1000 тактов...

короче 5 сигналов полукадра по 1000 тс, между ними примерно 75тс в "0". Далее уравнимающие импульсы через те же 75 тактов после 5ого полукадра. Уравнивающие по 4.7us, между ними 27.1us. Уравнивающих тоже 5.

Короче есть тестбенч для ModelSim, приведени ниже

library IEEE;

use IEEE.STD_LOGIC_1164.ALL;

use IEEE.STD_LOGIC_ARITH.ALL;

use IEEE.STD_LOGIC_UNSIGNED.ALL;

use ieee.numeric_std.all;

entity test_sweep is end test_sweep;

architecture testbench of test_sweep is

-- Declaration of the component under test

component SyncSelector

port (

Clock : in std_logic;

CompSyncIn : in std_logic;

LineRes : buffer std_logic;

FildRes : out std_logic;

Standart : out std_logic;

Sync : out std_logic

);

end component;

signal Clock : std_logic :='1';

signal CompSyncIn : std_logic :='1';

signal LineRes : std_logic;

signal FildRes : std_logic;

signal Standart : std_logic;

signal Sync : std_logic;

signal LineSync : std_logic :='0';

signal LineEqual : std_logic :='0';

signal LineSerra : std_logic :='0';

signal FildSync : std_logic :='0';

signal FildState : INTEGER RANGE 0 TO 3;

begin

-- Place stimulus and analysis statements here

dut : SyncSelector port map (

Clock => Clock,

CompSyncIn => CompSyncIn,

LineRes => LineRes,

FildRes => FildRes,

Standart => Standart,

Sync => Sync

);

clk : PROCESS

begin

wait for 31.75 ns;

Clock <= not Clock;

end PROCESS clk;

LnSnc : PROCESS

begin

LineSync <= '1';

wait for 4.7 us;

LineSync <= '0';

wait for 58.8 us;

end PROCESS LnSnc;

LnEqu : PROCESS

begin

LineEqual <= '1';

wait for 4.7 us;

LineEqual <= '0';

wait for 29.45 us;

end PROCESS LnEqu;

LnSer : PROCESS

begin

LineSerra <= '1';

wait for 27.05 us;

LineSerra <= '0';

wait for 2.3 us;

end PROCESS LnSer;

FdStt : PROCESS

begin

FildState <= 0;

wait for 190.5 us;

FildState <= 1;

wait for 190.5 us;

FildState <= 2;

wait for 16.09725 ms;

FildState <= 3;

wait for 190.5 us;

end PROCESS FdStt;

With FildState Select

CompSyncIn <= LineSerra When 0,

LineSync When 2,

LineEqual When Others;

end testbench;

касячный немного, но помоги из него сделать Генератор ССП....

Плиз.

Share this post


Link to post
Share on other sites

Из тестбенча не сделаешь :)

тебе нужно типа этого

library IEEE;

use ieee.std_logic_1164.all;

entity TV_test is

port(

CLK:in std_logic;

H:out std_logic

);

end entity;

architecture TV_arc of TV_test is

signal Hcount : integer;

begin

process TV(CLK)

begin

if rising_edge(CLK) then

Hcount<=Hcount+1;

if Hcount<Value1 then

H<='0';

else

H<='1';

if Hcount>Value2 then

Hcount<=0;

H<='0';

end if;

end if;

end if;

end process;

end architecture;

Здесь CLK вход тактовых импульсов, H выход. В результате должно получиться типа

H<= __value1__/-----\__value1_ Период = value2

Это только набросок, а не рабочий код. Просто хотел показать в какую степь двигаться :)

Edited by ИнЖеНиГеР

Share this post


Link to post
Share on other sites
можешь сделать рабочий? просто очень нужно...

хелпай плиз...

У своих хлопот хватает. Могу только подсказать немного.

Share this post


Link to post
Share on other sites

Вот сделал как ты показал, СПАСИБО за идею! только вопрос как сделать петлю? т.е. что бы когда отработает 1000 тактов выдает 1, потом еще 75 выдает 0, и это надо сделать 5 раз подряд. ПОКАЖИ пожалуйста как это можно сделать. потом идет другой цикл, но это я разберусь, благодаря тебе :rolleyes: , там правда тоже цикл нужно сделать, ног если покажешь как делать цикл думаю дальше проблем не будет.

Заранее большое СПАСИБО! очень помог.

library IEEE;

use IEEE.STD_LOGIC_1164.ALL;

use IEEE.STD_LOGIC_ARITH.ALL;

use IEEE.STD_LOGIC_UNSIGNED.ALL;

entity TV_test is

port(

CLK :in std_logic;

H :out STD_LOGIC

);

end TV_test;

architecture TV_arc of TV_test is

signal Hcount : STD_LOGIC_VECTOR (15 DOWNTO 0);

begin

process (CLK)

begin

IF (clk'EVENT AND clk = '1') THEN

Hcount <= Hcount + 1;

if (Hcount < "1111101000") then

H <= '1';

else

H <= '0';

if (Hcount > "10000110011") then

H <= '1';

end if;

end if;

end if;

end process;

end TV_arc;

Share this post


Link to post
Share on other sites
Вот сделал как ты показал, СПАСИБО за идею! только вопрос как сделать петлю? т.е. что бы когда отработает 1000 тактов выдает 1, потом еще 75 выдает 0, и это надо сделать 5 раз подряд. ПОКАЖИ пожалуйста как это можно сделать. потом идет другой цикл, но это я разберусь, благодаря тебе :rolleyes: , там правда тоже цикл нужно сделать, ног если покажешь как делать цикл думаю дальше проблем не будет.

Заранее большое СПАСИБО! очень помог.

library IEEE;

use IEEE.STD_LOGIC_1164.ALL;

use IEEE.STD_LOGIC_ARITH.ALL;

use IEEE.STD_LOGIC_UNSIGNED.ALL;

entity TV_test is

port(

CLK :in std_logic;

H :out STD_LOGIC

);

end TV_test;

architecture TV_arc of TV_test is

signal Hcount : STD_LOGIC_VECTOR (15 DOWNTO 0);

begin

process (CLK)

begin

IF (clk'EVENT AND clk = '1') THEN

Hcount <= Hcount + 1;

if (Hcount < "1111101000") then

H <= '1';

else

H <= '0';

if (Hcount > "10000110011") then

H <= '1';

end if;

end if;

end if;

end process;

end TV_arc;

Здесь

if (Hcount > "10000110011") then

H <= '1';

end if;

надо обнулить Hcount<="0000000000000000";

Тогда это будет крутиться пока не кончаться тактовые импульсы :)

Затем вводишь ещё один сигнал который будешь инкрементировать каждый раз по окончанию периода. Как только переменная будет равна 5 выполняешь следующее действие.

Share this post


Link to post
Share on other sites

дело в том что ТИ будут поступать постоянно... так что тут это не получиться.

есть же вроде loop? только как им пользоваться???????

Share this post


Link to post
Share on other sites
дело в том что ТИ будут поступать постоянно... так что тут это не получиться.

есть же вроде loop? только как им пользоваться???????

А ты переведи внешние ТИ во внутренние с битом управления.

InternalCLK<=CLK and OE;

OE-бит управления которым ты можешь включать или выключать ТИ.

CLK - внешние ТИ

InternalCLK - от них можешь тактироваться, пока тебе это нужно :) затем сбрасываешь OE в "0" и уже не тактируешься.

Share this post


Link to post
Share on other sites

СДЕЛАЛ!!! только немного не так как ты показал.

ВОТ исходник, только остаеться одна проблема. Как из этого сделать неостоновливающийся цикл.

Т.е. как все таки сделать бесконечную петлю?

library IEEE;

use IEEE.STD_LOGIC_1164.ALL;

use IEEE.STD_LOGIC_ARITH.ALL;

use IEEE.STD_LOGIC_UNSIGNED.ALL;

entity TV_test is

port(

CLK :in std_logic;

SSP :out STD_LOGIC;

CTLSig : buffer STD_LOGIC;

EqSig : buffer STD_LOGIC;

ESig : buffer STD_LOGIC

);

end TV_test;

architecture TV_arc of TV_test is

signal LineCT : STD_LOGIC_VECTOR (8 DOWNTO 0);

signal EqualizeCT : STD_LOGIC_VECTOR (8 DOWNTO 0);

signal FieldCT : STD_LOGIC_VECTOR (9 DOWNTO 0);

signal CTL : STD_LOGIC_VECTOR (2 DOWNTO 0);

signal CTEq : STD_LOGIC_VECTOR (2 DOWNTO 0);

signal CTF : STD_LOGIC_VECTOR (9 DOWNTO 0);

begin

process (CLK)

begin

IF (clk'EVENT AND clk = '1') THEN

------/////////////////////////////////////////////////////////--------------------

IF ( CTL < 101 and CTLSig = '0' ) then

LineCT <= LineCT + 1;

if (LineCT < "111001111") then

SSP <= '1';

else

SSP <= '0';

if (LineCT > "111110010") then

LineCT <="000000000";

CTL <= CTL + 1;

end if;

end if;

elsif (CTL = 101) then

CTL <= "000";

CTLSig <= '1';

end if;

------/////////////////////////////////////////////////////////--------------------

IF ( CTLSig = '1' ) then

if ( CTEq < "110" and EqSig = '0' ) then

EqualizeCT <= EqualizeCT + 1;

if ( (EqualizeCT < "1001010") and (CTEq < "101") ) then

SSP <= '1';

else

SSP <= '0';

if (EqualizeCT > "111110010") then

EqualizeCT <="000000000";

CTEq <= CTEq + 1;

end if;

end if;

elsif ( (CTEq = "110") and CTL = 000 ) then

CTEq <= "000";

CTEq <= "000";

EqSig <= '1';

end if;

end if;

------///////////////////////////////////////////////////////----------------------

IF ( EqSig = '1' ) then

if ( (CTF < "1000000011") and ESig = '0' ) then

FieldCT <= FieldCT + 1;

if (FieldCT < "10010100") then

SSP <= '1';

else

SSP <= '0';

if (FieldCT > "1111101000") then

FieldCT <="0000000000";

CTF <= CTF + 1;

end if;

end if;

elsif ( (CTF = "1000000011") and CTL = 000 and CTEq = 000) then

CTF <= "0000000000";

ESig <= '1';

end if;

end if;

------///////////////////////////////////////////////////////----------------------

end if;

end process;

end TV_arc;

Share this post


Link to post
Share on other sites

если кто знает, как после begin описать for... loop, вот такое выражение, т.е. что бы вся выше показанная прога работала неостонавливаясь?

Share this post


Link to post
Share on other sites

Join the conversation

You can post now and register later. If you have an account, sign in now to post with your account.
Note: Your post will require moderator approval before it will be visible.

Guest
Reply to this topic...

×   Pasted as rich text.   Restore formatting

  Only 75 emoji are allowed.

×   Your link has been automatically embedded.   Display as a link instead

×   Your previous content has been restored.   Clear editor

×   You cannot paste images directly. Upload or insert images from URL.

Loading...
Sign in to follow this  

  • Сообщения

    • можно ли отправить почтой? ближайший офис ВВ в 30 км. взял бы 3 шт.
    • @PenZioNer  у меня тоже в реале КУ занижен до 28= 27к /1к. а конденсатор коррекции 10р. предлагаю двинуться в сторону гибрида (Гибрид, по последним данным показывает очень даже хорошие результаты. но то другой усилитель.) не делать с нуля, а лишь слегка модернизировать симу малой кровью... первый шаг: базу каскодного транзистора убрать с земли и подключить к эмитору верхнего драйвера. это из первых рекомендаций упомянутой ветки. даже если я в  мультисиме делаю что то не так, но уже в таком варианте прибавка есть. ( а как сделать правильно, и смотреть на другие не менее важные пр-ры ?)   Syma.ms12
    • А вы не пишите "между строк", не пропускайте слова и предложения, заменяйте небрежные формулировки на чёткие, однозначные, с общепринятыми терминами, рисуйте схемы, соответствующие тексту. Если вы имеете опыт профессионала, то и пишите, как профессионал. Тогда возможно вас будут понимать так, как вы ожидаете, а не додумывать за вас кто во что горазд. А то "Тут читай, тут не читай, это я не о том писал, меня не понимают..." Посмотрите на себя со стороны. Может что увидите... Вот тут, например,  - верх амбициозности: А ничего, что эта схема неработоспособна? В симуляторе может что и "затикает", а температурная стабильность, например, где? А разброс параметров элементов где учтён? Это что, схема сделанная профессионалом?
    • ОС по переменке - для лучшей стабилизации тока
    • ставлю тестер на 200 ом. Замыкаю ноги 1,3 - показатель не меняется от вращения - на экране всегда 1. замыкаю 2,3 - показатель на экране 02,1 - начинаю медленно вращение и вижу рост показателя, но через 2-3 мм вращения (не дошел даже до ближайшей цифры 2 - значения на колесе) устанавливается на тестере показатель -1 замыкаю 1,2 - начинаю вращение и только в самом конце (!) вращения колеса показатель сменяется с единицы и доходит до 0,19, но уже через 2-3 мм крайняя точка вращения.  
×
×
  • Create New...