Jump to content
Блондин

Xilinx Isim + Ip Core (Dds) Как Моделировать

Recommended Posts

Доброе времени суток!

Простейший проект - DDS ip-core в Xilinx ISE 14.7 (Webpack!), выход DDS далее на ЦАП, приаттаченный к плате Nexus 3 (Spartan 6).

Top level - schematic.

DDS генерит, в железе все нормально, на осциллографе на выходе ЦАП - синус, все как надо.

Но как промоделировать проект в ISim? Testbench создаю, клок для DDS генерится, но на выходной шине DDS 0.

Отдельно генерил тестбенч для ДДС (не для всего проекта), результат такой же.

Возможно, проблема в прослойке между монитором и стулом, но тогда подскажите, что почитать/куда копать?

Заранее спасибо!

post-193937-0-66299300-1461334404_thumb.png

post-193937-0-30811400-1461334421_thumb.png

post-193937-0-65996000-1461334428_thumb.png

post-193937-0-22086000-1461334435_thumb.png

Share this post


Link to post
Share on other sites

Изготовление 2-х слойных плат от 2$, а 4-х слойных от 5$!

Быстрое изготовление прототипа платы всего за 24 часа! Прямая доставка с нашей фабрики!

Смотрите видео о фабрике JLCPCB: https://youtu.be/_XCznQFV-Mw

Посетите первую электронную выставку JLCPCB https://jlcpcb.com/E-exhibition чтобы получить купоны и выиграть iPhone 12, 3D-принтер и так далее...

Запускаем новый BLE 5.2-чип BlueNRG-LP от STMicroelectronics

Любая разработка начинается с чтения документации и изучения доступных средств разработки. Данный материал целиком посвящен средствам разработки, включая детальные инструкции по запуску вашего первого приложения на BlueNRG-LP. Описана работа с отладкой STEVAL-IDB011V1, набором инструментов и пакетом ПО позволяющим разработчику быстро войти в курс дела.

Подробнее

Join the conversation

You can post now and register later. If you have an account, sign in now to post with your account.
Note: Your post will require moderator approval before it will be visible.

Guest
Reply to this topic...

×   Pasted as rich text.   Restore formatting

  Only 75 emoji are allowed.

×   Your link has been automatically embedded.   Display as a link instead

×   Your previous content has been restored.   Clear editor

×   You cannot paste images directly. Upload or insert images from URL.

Loading...

  • Сообщения

  • Similar Content

    • By sunjob
      добрый день
      "пришли" AD8052, набросал тестовую схему (вых. каскад как в "нашем" генераторе, только ц.пот. заменил на обычный)
      DDS Gen AD9833
      осциллограммы по ссылке (желтый выход, синий - вход)
      вых. уровень генератора выставлен и более не подстраивается, на осциллограмах заметно, что он немного гуляет
      явно виден завал где-то начиная с 35МГц
      ВОПРОСЫ:
      такой поведение в следствии:
      - монтажа на макетке?
      - брака / подделки ОУ? (маркировка краской уже подозрительно)
      - того и другого?
      - ц.осц. 100МГц
      - JDS 6600
      - питание схемы 5В (в схеме будет 3.3 или 5.0В)
      gallery




      макетка_для_ОУ.7z
       
    • By bugway
      Требуется инженер-программист ПЛИС для проектирования плат и написания прошивок для нескольких проектов.

      Требования к кандидату:

      - Опыт работы с различными типами ПЛИС не менее 3 лет
      - Опыт работы с микроконтроллерами STM32 и другими не менее 3 лет
      - Опыт работы с Altium Designer, Quartus и другими средами.
      - Опыт видеообработки с помощью ПЛИС
      - Опыт работы в команде
      - Умение разбираться в чужих проектах
      - Проживание в Москве, желательно поближе к Люберецкому району

      Немного общей информации по проектам:

      1. Видеообработка (2 проекта) - ключевые моменты: сглаживание изображений, работа с видеобуфером, работа с MIPI, PAL/SECAM видеовыходом, работа ПЛИС в паре с микроконтроллером
      2. Обработка сигналов (1 проект) - ключевые моменты: работа ПЛИС в паре с микроконтроллером, работа с таймером, точные временные измерения, детектирование аналоговых и цифровых сигналов, работа с оптическими датчиками

      Оплата договорная
      Есть перспектива трудоустройства на штатную должность.

      Контакты:
      E-mail: vbug2 (собака) yandex.ru
      Вконтакте: vk.com/bugway
    • By владислав соломенцев
      сгенерировал файл в QSYS и вставил в top-level файл проекта Quartus2 (17.0) для De10-nano(cyclone5)
      запускаю tcl скрипт из tools/tcl scripts/hps_sdram_p0_pin_assignments.tcl  чтобы назначить пины HPS
      вылезают такие вот строки, как поправить?
      Error:    while executing Error:"exec $cmd -t [ info script ] $project_name " Error:    invoked from within Error:"if { ![info exists quartus(nameofexecutable)] || ($quartus(nameofexecutable) != "quartus_sta" && $quartus(nameofexecutable) != "quartus_map") } { Error:    pos..." Error:    (file "D:/FPGA/project/try/unsaved/synthesis/submodules/hps_sdram_p0_pin_assignments.tcl" line 110) Error:    invoked from within Error:"_source D:/FPGA/project/try/unsaved/synthesis/submodules/hps_sdram_p0_pin_assignments.tcl" Error:    ("uplevel" body line 1) Error:    invoked from within Error:"uplevel 1 $cmd " Error:    (procedure "source" line 5) Error:    invoked from within Error:"source "D:/FPGA/project/try/unsaved/synthesis/submodules/hps_sdram_p0_pin_assignments.tcl""
       
    • By Катерина
      Очень-очень нужны инженеры по схемотехнике!!! 
      АО «НПО «Орион» сейчас находится в поиске крутых и грамотных специалистов для разных проектов! Мы занимаемся разработкой микрофотоэлектроники как на гражданку, так и на оборонку. Это и  тепловизоры, и SWIR-камеры, инфракрасные термосканы и конструктор Smart Blocks на базе Ардуино, а также фотоприемные устройства, лазерные целеуказатели, очки ночного виденья, микрокриогенные системы и другое.
      Нам нужен такой человек, который по сформулированному техническому заданию сможет с нуля разработать и спроектировать схему «на железе» для того или иного проекта. Также создать макет электронной схемы, протестировать и испытать его. Ну и естественно сопроводить процесс производства от опытного до серийного. Работа в паре с инженером-конструктором. Очень круто, если вы уже проектировали ПЛИС и микроконтроллеры.
      Наши плюшки:
      Интересные проекты, некоторые из них в России еще никогда не разрабатывались. У вас будет возможность для творчества, новых разработок и предложений. Стабильность и гарантию! Не смотря на наши проекты и разработки в гражданском направлении, предприятие у нас государственное и соблюдает все нормы трудового законодательства. Очень вкусную столовую на территории с завтраками и обедами (средняя стоимость ~ 150 рублей). Уникальную возможность – увидеть производство матриц фоточувствительных элементов от подложки до готовой матрицы, которую потом Вы и будете разводить на схеме. Множество спортивных и культурных мероприятий в большом и дружном коллективе. А также для пешеходов – доступность от метро Выхино (7 минут пешком или 1 остановка на автобусе). Бонусом водителям автомобилей - две бесплатные корпоративные парковки. Локация: Москва, ст. метро Выхино;
      График работы: 5/2 с 9:00 до 17:45 (+/- час);
      З/п по результатам собеседования
      Контакты: hr@npo-orion.ru
      +7 499 786 3669 (Екатерина) 
    • Guest Rijiko
      By Guest Rijiko
      Привет всем! 

      Мы - команда разработчиков, занимающиеся исследованием и апробацией способов, алгоритмов и программ контроля целостности данных в процессе передачи или хранения. 
      В рамках преакселерационной программы по гранту "УМНИК" нам необходимо найти контакты лиц, заинтересованных в применении результатов наших разработок. 

      На данный момент имеются реализации на ПЛИС циклического метода декодирования для кодов БЧХ(15,7,5) и (15,5,7), а также для кодов, исправляющих пакетные ошибки (аналог кодов Рида-Соломона).


      Есть ли заинтересованные лица в разработках по данной области исследования (реализация контроля целостности данных при передаче по каналу связи с помехами, или при хранении данных)?
×
×
  • Create New...