Делитель Цифровой Частоты С 2-Мя Выходами

[Гость Гость]

Здравствуйте! Дайте пожалуйста схему делителя на 2 или 4 цифровой частоты, найти такую, которая мне нужна не смог.

Мне нужно что-то такое:

Вход: 10 10 11 0011010101

Выход А: 1 1 1 01000

Выход В: 0 0 1 01111

Т.е. 1 бит на выход А, второй на В, третий на А, четвёртый на В и т.д.

Причём надо именно частоту понизить, т.е. должно быть, например, 111101, а не 101010100010.

Думал на триггерах, но нашел только с одним выходом, а не как у мне нужно.

Спасибо!

[Реклама]

Реклама: ООО ТД Промэлектроника, ИНН: 6659197470, Тел: 8 (800) 1000-321

[СКУПОЙ]

Чушь какая-то. По крайней мере это на делитель не похоже. Рисуй временнЫе диаграммы...

[Реклама]

20% скидка на весь каталог электронных компонентов в ТМ Электроникс!

Акция "Лето ближе - цены ниже", успей сделать выгодные покупки!

Плюс весь апрель действует скидка 10% по промокоду APREL24 + 15% кэшбэк и бесплатная доставка!

Перейти на страницу акции

Реклама: ООО ТМ ЭЛЕКТРОНИКС, ИНН: 7806548420, info@tmelectronics.ru, +7(812)4094849

[aitras]

Счетчик до двух (четырех), его выходы на адресные входы мультиплексора, который будет попеременно коммутировать входной сигнал дальше.

В конце, наверное, желательно поставить D-триггеры и засинхронизировать их.

[Реклама]

Выбираем схему BMS для корректной работы литий-железофосфатных (LiFePO4) аккумуляторов

 Обязательным условием долгой и стабильной работы Li-FePO4-аккумуляторов, в том числе и производства EVE Energy, является применение специализированных BMS-микросхем. Литий-железофосфатные АКБ отличаются такими характеристиками, как высокая многократность циклов заряда-разряда, безопасность, возможность быстрой зарядки, устойчивость к буферному режиму работы и приемлемая стоимость. Но для этих АКБ, также как и для других, очень важен контроль процесса заряда и разряда, а специализированных микросхем для этого вида аккумуляторов не так много. Инженеры КОМПЭЛ подготовили список имеющихся микросхем и возможных решений от разных производителей. Подробнее>>

Реклама: АО КОМПЭЛ, ИНН: 7713005406, ОГРН: 1027700032161

[IMXO]

какой счетчик? тут вообще-то тактовый сигнал должен присутствовать, дабы один бит от другого отделить...

[Григорий Т.]

Проще, поделить сигнал синхронизации на 2 и подать в противофазе на синхронизацию двух D-триггеров, входы которых подключены ко входу сигнала.

igorillich, у вас плохо с воображением. Вы просто не видите то, что видят специалисты.

Не стоит кичиться своим невежеством.

Из любого цифрового сигнала, при желании, можно выделить тактовую частоту. И для этого существует много способов, в зависимости от статистических свойств сигнала.

 

 

[Гость Гость]

Можно попробовать использовать 2 d-триггера с подачей на CLK противоположных сигналов.

[igorillich]

Проще, поделить сигнал синхронизации на 2 и подать в противофазе на синхронизацию двух D-триггеров, входы которых подключены ко входу сигнала.

Гриша, а где же ты видишь сигнал синхронизации?

А если ты имел ввиду информационный вход - скажу, что ничего из твоей идеи не получится.

Пример. Комбинация 011111111111.

После первого положительного перепада прямой выход делителя установится в 1 и соответственно верхний D-триггер (выход А) тоже установится в 1. А дальше все будет молчать. И на нижнем D-триггере (выход Б) будет 0. Автору нужно немного иное (после четвертого бита на выходе Б тоже должна быть единица). Читай еще раз первый пост.

[Гость Гость]

[igorillich]

18 часов назад, Григорий Т. сказал:

igorillich, у вас плохо с воображением. Вы просто не видите то, что видят специалисты.

Стареешь Гриша. Прям на глазах. И на первое место у тебя вышло воображение.
Я не специалист. Но ты хотя бы прочти, что сказал IMXO чуток выше. Ему плюс.

[Гость Гость]

Также забыл сказать, что у меня в схеме есть тактовая частота = которая равна выходной.

[Григорий Т.]

Тогда, у вас уже всё есть. Рисуйте схему.

[igorillich]

В 03.09.2016 в 19:03, Григорий Т. сказал:

 Рисуйте схему.

Ну я  вот нарисовал. Рабочую. А ты, гришунчик так и не смог. Смотри  и  учись:

[mvkarp]

Молодец, конечно, что рисовать умеете.

Вам, наверное, известно временнОе смещение или его отсутствие сигналов Клока и Даты?

[igorillich]

В 02.09.2016 в 17:34, Григорий Т. сказал:

Проще, поделить сигнал синхронизации на 2 и подать в противофазе на синхронизацию двух D-триггеров, входы которых подключены ко входу сигнала.

Гриша, извини. Я понял. Чесслово, это не было плагиатом. Сам соображал. Под утро. Когда ждал будильника.
Просто, когда ты писал, тогда не шлось об синхроимпульсах...
А карп кажется не понял... алаверды ему.

[mvkarp]

Карп для начала выяснил бы временнОе размещение сигналов, а потом рисовал бы схемы.

Оставьте алаверды себе.

[igorillich]

И чем же тебе не нравится временнОе размещение сигналов?
Исходя из того, что синхроимпульсы  и поток данных идут синхронно и учитывая задержку на делителе по приходу тактового импульса на верхний (либо нижний) триггер данные на D-входах будут зафиксированы.
В чем проблема?

[mvkarp]

У меня проблем по этому поводу нет. Если у Вас тоже, оставим это разговор.