Описание Интерфейса

[I_v_a_n]

Надо описать прием данных по паралельной 11 разрядной шине. В этой шине один из разрядов является тактовым, по которому надо принимать эти данные. Подскажите какие-нибудь варианты.

[Реклама]

Реклама: ООО ТД Промэлектроника, ИНН: 6659197470, Тел: 8 (800) 1000-321

[Lexus]

Не совсем понял задачи. С данными то что дальше будете делать? И если описАть схему, то на каком языке?

[Реклама]

20% скидка на весь каталог электронных компонентов в ТМ Электроникс!

Акция "Лето ближе - цены ниже", успей сделать выгодные покупки!

Плюс весь апрель действует скидка 10% по промокоду APREL24 + 15% кэшбэк и бесплатная доставка!

Перейти на страницу акции

Реклама: ООО ТМ ЭЛЕКТРОНИКС, ИНН: 7806548420, info@tmelectronics.ru, +7(812)4094849

[I_v_a_n]

данные далее предполагается записывать в память или скармливать вычислителю, но важно, что требуется считывать данные с шины по клоку... это реализовать не выходит... грубо говоря, нужно производить запись данных по переднему фронту импульса синхронизации (клоку), соответственно данные в шине меняются с периодом клока. хотелось бы, чтобы Вы подсказали как подойти к описанию этого интерфейса на vhdl. заранее благодарен.

[Реклама]

Выбираем схему BMS для корректной работы литий-железофосфатных (LiFePO4) аккумуляторов

 Обязательным условием долгой и стабильной работы Li-FePO4-аккумуляторов, в том числе и производства EVE Energy, является применение специализированных BMS-микросхем. Литий-железофосфатные АКБ отличаются такими характеристиками, как высокая многократность циклов заряда-разряда, безопасность, возможность быстрой зарядки, устойчивость к буферному режиму работы и приемлемая стоимость. Но для этих АКБ, также как и для других, очень важен контроль процесса заряда и разряда, а специализированных микросхем для этого вида аккумуляторов не так много. Инженеры КОМПЭЛ подготовили список имеющихся микросхем и возможных решений от разных производителей. Подробнее>>

Реклама: АО КОМПЭЛ, ИНН: 7713005406, ОГРН: 1027700032161

[Lexus]

Считывать то данные элементарно - через D-триггеры:

LIBRARY	ieee;
USE ieee.std_logic_1164.all;
USE ieee.numeric_std.all;
ENTITY ifc_vhd IS
PORT
(
clkin : IN STD_LOGIC;
din : IN STD_LOGIC_VECTOR (9 DOWNTO 0);
dout : OUT STD_LOGIC_VECTOR (9 DOWNTO 0)
);
END ifc_vhd;
ARCHITECTURE dff_mod OF ifc_vhd IS
BEGIN
PROCESS (clkin)
BEGIN
IF (rising_edge(clkin)) THEN
dout <= din;
END IF;
END PROCESS;
END dff_mod;

Вход - 10-и разрядная шина din, выход - такая же шина dout, тактовый сигнал - clkin. Я почему и спрашивал о алгоритме, что дальнейшая обработка данных - процесс более сложный.