Поиск по сайту

Результаты поиска по тегам 'fpga'.

  • Поиск по тегам

    Введите теги через запятую.
  • Поиск по автору

Тип публикаций


Категории и разделы

  • Вопрос-Ответ. Для начинающих
    • Песочница (Q&A)
    • Дайте схему!
    • Школьникам и студентам
    • Начинающим
    • Паяльник TV
    • Обсуждение материалов с сайта
  • Радиоэлектроника для профессионалов
    • Световые эффекты и LED
    • Роботы и модели на ДУ-управлении
    • Автоматика
    • Самодельные устройства к компьютеру
    • Программное обеспечение
    • Автомобильная электроника
    • Системы охраны и наблюдения. Личная безопасность
    • Питание
    • Электрика
    • Промышленная электроника
    • Ремонт
    • Металлоискатели
    • Измерительная техника
    • Мастерская радиолюбителя
    • Сотовая связь
    • Спутниковое ТВ
    • КВ и УКВ радиосвязь
    • Жучки
    • Телефония и фрикинг
    • Высокое напряжение
    • Идеи и технологии будущего
    • Справочная радиоэлементов
    • Литература
    • Разное
  • Аудио
    • FAQ, Технологии и компоненты
    • Для начинающих
    • Источники звука
    • Предусилители, темброблоки, фильтры
    • Питание аудио аппаратуры
    • Усилители мощности
    • Акустические системы
    • Авто-аудио
    • Ламповая техника
    • Гитарное оборудование
    • Прочее
  • Микроконтроллеры
    • МК для начинающих
    • AVR
    • PIC
    • STM32
    • Arduino и Raspberry Pi
    • ПЛИС
    • Другие микроконтроллеры и семейства
    • Алгоритмы
    • Программаторы и отладочные модули
    • Периферия и внешние устройства
    • Разное
  • Товары и услуги
    • Коммерческие предложения
    • Продам-Отдам, Услуги
    • Куплю
    • Уголок потребителя
    • Вакансии и разовая работа
    • Наши обзоры и тесты
  • Разное
    • Конкурсы сайта с призами
    • Сайт Паяльник и форум
    • Курилка
    • Технический английский (English)
    • Наши проекты для Android и Web
    • FAQ (Архив)
    • Личные блоги
    • Корзина
    • Вопросы с VK
  • ATX->ЛБП Переделки
  • Юмор в youtube Киловольты юмора
  • Надежность и группы продавцов Радиолюбительская доска объявлений exDIY
  • разные темы Переделки

Блоги

Нет результатов для отображения.

Нет результатов для отображения.

Местоположения

  • Пользователи форума

Группа


ICQ


Skype


Интересы


Город


Сфера радиоэлектроники


Оборудование

Найдено 19 результатов

  1. Добрый день всем! Говорю сразу, что я начинающий разработчик FPGA и опыта огромного нет, а эту задачу мне дали в качестве курсовой работы. Поэтому, заранее говорю спасибо всем откликнувшимся! Задача состоит вот в чем: Есть FPGA Altera Cyclone IV на которой нет сетевого модуля под Ethernet, но есть сетевой модуль Arduino ENC28J60. Стоит задача написания драйвера для взаимодействия сетевого модуля Adruino и ПЛИС через протокол SPI, причем с возможностью отсылать данные(по Ethernet) на плис с компьютера(как я понимаю на стороне компьютера должен быть написан клиент для соединения с модулем Adruino), к примеру, буфер размером 64Кб(Но в идеале размер буфера может регулироваться на стороне клиента) и получения уведомления от ПЛИС о принятии этого буфера. Почитал про протокол SPI, теория понятна. Понятно как это должно работать(на основе двух 8-битовых сдвиговых регистров), понятно , что ПЛИС будет выступать в качестве Master-устройства. а Arduino в качесвте Slave-устройства. Понятно как их подсоединить (4 провода: MISO, MOSI, SCLK и SS(slave select)). Есть так же идея реализовать на стороне ПЛИС(Master-устройство) 3 функции на языке Verilog: 1 - функция инициализации, которая будет говорить модулю Adruino о том, что сейчас будут посылаться данные с компьютера, 2 - функция чтения одного байта с сдвигового регистра ардуино, 3 - функция записи одного байта в сдвиговый регистр ардуино. Но а что тогда должно быть на стороне Arduino(Slave-устройство)? На каком языке и что нужно там описать? С пониманием небольшие трудности. Так же не понятно как это все должно взаимодействовать с компьютером? Какую библиотеку использовать для отсылки данных на модуль Arduino? Использовать сокеты? Подойдёт ли Boost asio или может что-то другое? Подскажите пожалуйста куда мне двигаться дальше и с чего начать вообще. Фотографии ПЛИС и сетевого модуля прилагаю.
  2. Нужен срочно спец по плисам, желательно понимающий в СВЧ. Имеются образцы радиодальномеров, которые выдают дальности друг для друга. Мы готовимся сделать новую партию, но некоторые компоненты устарели и уже не выпускаются. Есть описание дальномеров, ТЗ и дополнительные документы. Нужно немного подправить ТЗ, по которому будут выпущены новые радиодальномеры и их надо запрограммировать. Григорий 8-911-196-88-29, принимаю звонки в выходные тоже, gvandri21@gmail.com СПБ TZ_REM.doc БРНЗ_РЭМ_РД_1.doc Краткое описание дальномеров.doc
  3. При проектировании устройств какие конструкции языка VHDL лучше использовать ? 1 State machine организовывать как переменную со своим типом state1, state2 ... или можно создать variable state: natural range 0 to (конечное состояние):=0; Какая конструкция будет занимать меньше ресурсов? 2 Операторы ветвления if else или case? 3 Если нужен переход по изменению сигнала wait или опять же if? 4 Как использовать Component / port map? использую только в тестбенче но возможно так вот кодом соединять провода нескольких файлов vhd? хотелось узнать
  4. Надо устроить обмен данными между FPGA и Atmega по I2C. FPGA на отладочной плате запитывается по USB от ПК, atmega8515L подключена навесным монтажом. В данный момент атмегу и pull-up резисторы от i2c запитываю от I/O ноги ПЛИС, возникают непонятные перезагрузки ПЛИС, может ли это быть вследствии перегрузки ? И как правильно запитать PULL-UP и Atmega?
  5. Всем добрый день. появилось у меня желание покопаться в отечественных ПЛИС серии 5576ХС1 и т.д. возник первый вопрос где взять распиновку ПЛИС? в инете как ни странно нету))) может у кого то есть. хочется "Поддержать" отечественного производителя. и на какой версии Quartus надо с ними работать это аналог FLEX а по точнее EPF10K50-200/ и какие особенности есть у серии FLEX чем она отличима от Cyclone и MAX7000S/ в чем могут быть загвоздки
  6. Всем доброго дня помогите где найти библиотеку для NRF24L01 и HC-SR04 для плис либо может как то самому написать? кто то может уже сталкивался?
  7. Lab diene , Извиняюсь за возможно глупый вопрос, как мне сделать , чтобы генератор выдавал сигналы к примеру с длиной положительного импульса в 15мкс , а к примеру ноль длился 5мкс ? думается мне , что это ШИМом можно сделать, но есть ли какие то другие варианты? и как в шим это рассчитать? Также вопрос . второй генератор, чтобы был сдвинут на 10мкс от основного , как это в плис сделать? конечно можно кучу инверторов или подобного поставить, но такой вариант не канает, заранее спасибо . за глупый вопрос
  8. Всем добрый день. сегодня возник вопрос о толлерантности входов циклона 4 . я помню про статью согласования входов, думаю может резистор все таки поставить чтобы на нем падение напряжения было 200-300Ом 0.25Вт с запасом . и еще нашел такую вот статейку из Алтеры может кто , что подскажет. знаю отечественный аналог имеет толерантность к 5В , но она не скоро придет. много всякого на 5В , а вот хотелось бы Циклончика по юзать, есть конечно мах7000s но он наскучил. cyc_c51011.pdf
  9. Доброе время суток! Являюсь новичком в электронике. Подскажите пожалуйста, возможно ли залить проект, созданный в Quartus II, в ПЛИСину фирмы Altera не через привычный JTAG - интерфейс, а через шину VME? Если возможно, то какое ПО для этого потребуется и как вообще это сделать? Спасибо
  10. Настройка Bidir В Verilog

    Всем добрый день. прошу помощи как в Verilog настроить Bidir он же inout . по условиям. при выполнения условия inout становится выходом, при не выполнении условия становится входом, в инете не смог найти подходящего материала. Заранее благодарен
  11. Гбш На Плис

    Доброго времени суток уважаемые форумчане. Мой вопрос состоит в следующем - как можно сделать генератор белого гауссовского шума для ПЛИС? Без использования MatLab, только силами языка описания аппаратуры Verilog, VHDL. Проблема в том, что я генерирую рандом, который имеет равномерное распределение, а вот чтобы из равномерного получить нормальное Гауссово - есть кое-какие проблемы. Может вообще есть путь по-проще или как решить ту проблему у которой я сейчас стою... Может есть какие мыслишки? :buba:
  12. Производитель: ALTERA Модель: DK-CYCII-2C20N ( Altera Cyclone II fpga Starter Kit) Состояние: Плата использовалась несколько месяцев для обучения работы с ПЛИС. Все элементы на плате были протестированы и находятся в рабочем состоянии. Флеш-память с конфигурацией ПЛИС перезаписывалась не более десяти раз (в основном конфигурация производилась напрямую с ПК в ПЛИС). Единственный недостаток - повреждено защитное стекло над платой (не влияет на функциональность). Характеристики: Configuration - USB-BlasterTM download cable (embedded), EPCS4 serial configuration device. Memory - 8-Mb SDRAM, 512-Kb SRAM, 4-Mb flash. Clocking - SMA connector (external clock input). Audio - 24-bit coder/decoder (CODEC). Switches and indicators - Ten switches and four push buttons, Four 7-segment displays, Ten red and eight green LEDs. Connectors - VGA, RS-232, and PS/2 ports, Two 40-pin expansion ports, SD/MMC socket. Руководство с подробным описанием платы: http://www.mouser.com/ds/2/591/ug_cii_starter_board-473870.pdf Комплект поставки: Оригинальная коробка. Плата DK-CYCII-2C20N в мягкой упаковке для безопасной транспортировки. Полный комплект оригинальных дисков. Кабель USB для питания платы и конфигурации (программирования) ПЛИС. Город: Томск (доставка по России) Цена: 10 000 рублей (дешевле не находил) Пишите, если есть вопросы.
  13. Комментарии

    Пожалуйста друзья откоментируйте строки ключевые так намного проще понимать хоть и больше Вас доставать // synopsys translate_off `timescale 1 ps / 1 ps // synopsys translate_on module pll ( inclk0, c0, c1, c2, c3); input inclk0; output c0; output c1; output c2; output c3; wire [4:0] sub_wire0; wire [0:0] sub_wire7 = 1'h0; wire [2:2] sub_wire4 = sub_wire0[2:2]; wire [0:0] sub_wire3 = sub_wire0[0:0]; wire [3:3] sub_wire2 = sub_wire0[3:3]; wire [1:1] sub_wire1 = sub_wire0[1:1]; wire c1 = sub_wire1; wire c3 = sub_wire2; wire c0 = sub_wire3; wire c2 = sub_wire4; wire sub_wire5 = inclk0; wire [1:0] sub_wire6 = {sub_wire7, sub_wire5}; altpll altpll_component ( .inclk (sub_wire6), .clk (sub_wire0), .activeclock (), .areset (1'b0), .clkbad (), .clkena ({6{1'b1}}), .clkloss (), .clkswitch (1'b0), .configupdate (1'b0), .enable0 (), .enable1 (), .extclk (), .extclkena ({4{1'b1}}), .fbin (1'b1), .fbmimicbidir (), .fbout (), .fref (), .icdrclk (), .locked (), .pfdena (1'b1), .phasecounterselect ({4{1'b1}}), .phasedone (), .phasestep (1'b1), .phaseupdown (1'b1), .pllena (1'b1), .scanaclr (1'b0), .scanclk (1'b0), .scanclkena (1'b1), .scandata (1'b0), .scandataout (), .scandone (), .scanread (1'b0), .scanwrite (1'b0), .sclkout0 (), .sclkout1 (), .vcooverrange (), .vcounderrange ()); defparam altpll_component.bandwidth_type = "AUTO", altpll_component.clk0_divide_by = 6, altpll_component.clk0_duty_cycle = 50, altpll_component.clk0_multiply_by = 5, altpll_component.clk0_phase_shift = "0", altpll_component.clk1_divide_by = 1200, altpll_component.clk1_duty_cycle = 50, altpll_component.clk1_multiply_by = 1, altpll_component.clk1_phase_shift = "0", altpll_component.clk2_divide_by = 48, altpll_component.clk2_duty_cycle = 50, altpll_component.clk2_multiply_by = 1, altpll_component.clk2_phase_shift = "0", altpll_component.clk3_divide_by = 24, altpll_component.clk3_duty_cycle = 50, altpll_component.clk3_multiply_by = 1, altpll_component.clk3_phase_shift = "0", altpll_component.compensate_clock = "CLK0", altpll_component.inclk0_input_frequency = 20833, altpll_component.intended_device_family = "Cyclone IV E", altpll_component.lpm_hint = "CBX_MODULE_PREFIX=pll", altpll_component.lpm_type = "altpll", altpll_component.operation_mode = "NORMAL", altpll_component.pll_type = "AUTO", altpll_component.port_activeclock = "PORT_UNUSED", altpll_component.port_areset = "PORT_UNUSED", altpll_component.port_clkbad0 = "PORT_UNUSED", altpll_component.port_clkbad1 = "PORT_UNUSED", altpll_component.port_clkloss = "PORT_UNUSED", altpll_component.port_clkswitch = "PORT_UNUSED", altpll_component.port_configupdate = "PORT_UNUSED", altpll_component.port_fbin = "PORT_UNUSED", altpll_component.port_inclk0 = "PORT_USED", altpll_component.port_inclk1 = "PORT_UNUSED", altpll_component.port_locked = "PORT_UNUSED", altpll_component.port_pfdena = "PORT_UNUSED", altpll_component.port_phasecounterselect = "PORT_UNUSED", altpll_component.port_phasedone = "PORT_UNUSED", altpll_component.port_phasestep = "PORT_UNUSED", altpll_component.port_phaseupdown = "PORT_UNUSED", altpll_component.port_pllena = "PORT_UNUSED", altpll_component.port_scanaclr = "PORT_UNUSED", altpll_component.port_scanclk = "PORT_UNUSED", altpll_component.port_scanclkena = "PORT_UNUSED", altpll_component.port_scandata = "PORT_UNUSED", altpll_component.port_scandataout = "PORT_UNUSED", altpll_component.port_scandone = "PORT_UNUSED", altpll_component.port_scanread = "PORT_UNUSED", altpll_component.port_scanwrite = "PORT_UNUSED", altpll_component.port_clk0 = "PORT_USED", altpll_component.port_clk1 = "PORT_USED", altpll_component.port_clk2 = "PORT_USED", altpll_component.port_clk3 = "PORT_USED", altpll_component.port_clk4 = "PORT_UNUSED", altpll_component.port_clk5 = "PORT_UNUSED", altpll_component.port_clkena0 = "PORT_UNUSED", altpll_component.port_clkena1 = "PORT_UNUSED", altpll_component.port_clkena2 = "PORT_UNUSED", altpll_component.port_clkena3 = "PORT_UNUSED", altpll_component.port_clkena4 = "PORT_UNUSED", altpll_component.port_clkena5 = "PORT_UNUSED", altpll_component.port_extclk0 = "PORT_UNUSED", altpll_component.port_extclk1 = "PORT_UNUSED", altpll_component.port_extclk2 = "PORT_UNUSED", altpll_component.port_extclk3 = "PORT_UNUSED", altpll_component.width_clock = 5; endmodule
  14. Здравствуйте! Имеется плата DB4CGX15 (FPGA Altera Cyclone IV, pci-e, devboards.com), модуль ядра Linux, и программный проект на Quartus II (оригинальный проект от Devboards, с переделанной конфигурацией PCI-E). Задача - записать с ПК число по PCI-E, прибавить к нему внутри ПЛИС двойку и возвратить обратно на ПК. Текущее состояние: модуль ядра записывает в регистр BAR0 платы число, прочитывает его - но оно не изменилось. Для того чтобы изменить число, я пытался создать собственный модуль Qsys который по Avalon MM шине подключался к BAR0 для получения данный и отправлял в TXS измененные данные; внутри кода коннектора сгенерированного avalon mm изменить значение сигнала прибавив к нему 2. Данные так и не получилось изменить. Помогите мне решить проблему. Спасибо! БВ.
  15. Atmel Fpslic (At94K)

    Здравствуйте. Кто нибудь пробовал ATMEL FPSLIC, то есть ПЛИС и AVR микроконтроллер на одном кристалле. Я ищу о них побольше инфы. Они ещё выпускаются? Где можно купить, и сколько стоят? На чём писать, и чем прошивать? В общем, кто сталкивался, подкиньте,пожалуйста, статей, названия книг, собственных историй.
  16. Продам полный комплект ALTERA DE1(Cyclone II EP2C20F484) полный комплект (плата, usb кабель, адаптер питания, CD) в идеальном состоянии, так ни разу и не использовалась, только проверялась на работоспособность. г.Москва Цена 6000р. ivanc-artem@mail.ru
  17. Здравствуйте. Существуют книги по VERILOG на русском языке кроме "Языки VHDL и VERILOG в проектировании цифровой аппаратуры" (Поляков)? Если на русском нету, то подскажите пожалуйста какой нибудь ресурс или стоящею книгу на английском. P.S. с VHDL ознакомился (мне понравилась книга "Основы языка vhdl" (Бибило)), теперь хочется ознакомится с VERILOG. P.P.S Каково ваше мнение о книге "Языки VHDL и VERILOG в проектировании цифровой аппаратуры"?
  18. Кто-нибудь знает системы для синтеза и разводки проектов для ПЛИС, которые эффективно задействовали бы несколько ядер процессора? Сейчас использую Quartus II 9.0, в нём хоть и есть параметр включения многопоточной обработки до 8 потоков, но это почти не работает. Максимум второе ядро процентов на 10-20 задействуется. У меня проект большой, синтез и разводка занимают примерно 1.5 часа (синтез) и 3.5 часа (разводка) на быстром сервере. ПЛИС Altera EP3SL340.
  19. Часы На Плис

    Здравствуйте У меня вот такой вопрос Хочу повторить проект часов habrahabr.ru/post/125364/ Проект выложен в статье. Данной платы у меня нет, но есть другая www.ebay.com/itm/Altera-CycloneII-EP2C5T...d-E081-/261070617141 Вопрос в следующем, что лучше Нарисовать схему под свою плату с нуля используя за основу текущий проект или изменить текущий проект под свою плату?