aska

Если не секрет, в какой схеме?Сигналы CLK и PWM откуда берутся? Синхронизированы ли они? Присутствуют оба сигнала или же есть только PWM, из которого нужно получить выходной сигнал? Глядя на сигналы на экране осциллографа, можно сделать предположение, что выходным сигналом является именно PWM. Обычно на графиках входной сигнал располагают выше, выходной - ниже, что и демонстрируется на всех осциллограммах. Уточните, пожалуйста. Секрета ни какого нет. Но оригинальную схему я не могу выложить. Т. к. автор ее в интернет не выкладывал. Я у него запросил, он мне ее дал. С оговоркой, что это сырой вариант. Сигналы здесь хочешь, ни хочешь получаются синхронизированы. Я думаю тут можно обойтись без CLK сигнала. Это просто "скорость". Соответственно, если скорость будут задана меньше, то и скорость PWM будет меньше. CLK, я думаю можно не использовать, но в оригинале он есть. 555-таймер и три транзистора Это похоже на то, что нужно буду тестировать. По идее этот алгоритм можно было бы реализовать на обычных транзисторах. Только зачем он выбрал такое решение. Ему CLK сигналы скорее всего понадобились для правильной работы триггера. Может у него под рукой были только эти элементы. Спасибо. Эту схему я тоже буду пробовать.

Да, я тут неправильно написал, на самом деле частота почти постоянна. Либо от 3 до 4 кГц. Либо как на фото от 5,5 до 7 кГц, и т.д. Это фото не моего осциллографа, это из интернета. Меня смущает, что в данной схеме используются микросхемы разных серий. Разве не возможно подобрать камни одной серии. например только TTL. Может схема не функциональна по этой причине. Человек уверяет, что схема рабочая.

Спасибо за ответы. Была предложена такая схема. На макетке собрал, но что-то не так. Вопрос: чисто теоретически, должна ли это схема работать?

Всем привет! Требуется помощь специалистов по схемотехнике конкретно по логике. Нужна схема реализующая следующие сигналы на выходе.