Система Ввода/вывода И Хранения Информации

[vladimir17m]

Всем привет, сейчас решают задачу ввода с клавиатуры коэффициента делителя частоты, вводимое число должно отображаться на семисегментном 4-рех разрядном индикаторе и храниться в энергонезависимой памяти. Коэффицент введённый оператором должн восстанавливатся после каждого включения системы, после того как данные введены в систему после включения коэффициент не не проверяется, следовательно должна быть система контроля ПЗУ.

Первую задачи (ввод вывод) реализовать удалось, замечу схема логическая,в конечном итоге планирую реализовать схему на плис ,применять микроконтроллеры нельзя.

Со Второй частью проекта(хранение информации и проверка пзу) возникли проблемы.

Подскажите методы записи и проверки ПЗУ с повышенной надежностью, есть ли какие-либо методы можаритарной проверки ПЗУ с учётом того что схема должна быть выполнена с использованием плис .

[Реклама]

Реклама: ООО ТД Промэлектроника, ИНН: 6659197470, Тел: 8 (800) 1000-321

[Vascom]

Это тебе flash-память надо подключать и писать/читать. Ну а вариантов проверки целостности данных много: от контрольных сумм и добавления избыточности, до многократного записывания в разные области памяти.

[Реклама]

20% скидка на весь каталог электронных компонентов в ТМ Электроникс!

Акция "Лето ближе - цены ниже", успей сделать выгодные покупки!

Плюс весь апрель действует скидка 10% по промокоду APREL24 + 15% кэшбэк и бесплатная доставка!

Перейти на страницу акции

Реклама: ООО ТМ ЭЛЕКТРОНИКС, ИНН: 7806548420, info@tmelectronics.ru, +7(812)4094849

[vladimir17m]

А выполнить схему проверки целостности по контрольной сумме это на сколько сложно?

Есть следующая идея записать BCD код ,который выводится на дисплей, в ПЗУ три раза в разные области памяти и записать бинарный код который идёт с пересчетной схемы BCD_BIN так же три раза в разные области памяти, после всего этого, сравнить все одинаковые коды между собой, то есть BCD-BCD BIN-BIN , посмотреть, что получилось если хотябы 2 из трёх кодов одинаковы и тех и тех представлений данных, сравнить их между собой через преобразователь( пересчетную схему BCD BIN), как вы на это смотрите?

[Реклама]

Выбираем схему BMS для корректной работы литий-железофосфатных (LiFePO4) аккумуляторов

 Обязательным условием долгой и стабильной работы Li-FePO4-аккумуляторов, в том числе и производства EVE Energy, является применение специализированных BMS-микросхем. Литий-железофосфатные АКБ отличаются такими характеристиками, как высокая многократность циклов заряда-разряда, безопасность, возможность быстрой зарядки, устойчивость к буферному режиму работы и приемлемая стоимость. Но для этих АКБ, также как и для других, очень важен контроль процесса заряда и разряда, а специализированных микросхем для этого вида аккумуляторов не так много. Инженеры КОМПЭЛ подготовили список имеющихся микросхем и возможных решений от разных производителей. Подробнее>>

Реклама: АО КОМПЭЛ, ИНН: 7713005406, ОГРН: 1027700032161

[Vascom]

Можно. Смотря какова вероятность неправильного чтения.

[vladimir17m]

Расчётов по вероятности не корректной записи или чтению нет, но я хочу сделать максимально отказоустойчивую систему, а готовые схеы по записи и чтению в ПЗУ Вам не встречались?

[Vascom]

Я с таким не сталкивался.

[vladimir17m]

Я сейчас пытаюсь составить алгоритм работы этой схемы и понимаю что мне понадобится много мультиплексоров, я читал форум там писали, что мультиплексоры это слабые звенья любой схемы, это так?

[Vascom]

Да в общем-то нет. Если делаешь на FPGA, при этом данные защёлкиваешь до и после мультиплексоров в нужных местах, если делаешь тайминг-анализ и всё проходит - то никаких проблем нет.

[vladimir17m]

Понятно, может попробовать ещё разнести по тактам синхроимпульсов?

Схему чтения записи ПЗУ должна работать по приходу команды, следовательно должна быть схема управления которая разберет команду и выполнит ее, думаю сделать схему управления с помощью двух демультиплексоров и жёсткой оогике , можите сказать что-нибудь по этому поводу стоит так делать или нет?

[Vascom]

Делай всё по клоку, тактовому сигналу.

[vladimir17m]

Я про такую конструкцию

[Vascom]

Тебе в FPGA или на отдельных логических микросхемах?

Если в FPGA, то показывай код на verilog сразу.

[vladimir17m]

Мне на Плисах но сначала хочу построить логическую схему, отработать логику, тем более языков описания схем ещё не знаю, но у альтеры знаю, что есть библиотечные функции и построение схемы сводится к обычному соединению этих элементов. ... Моя задача из разряда сделай чтоб работало, а умеешь не умеешь ни кого не волнует.:-)

[Vascom]

Ну, честно говоря, с таким подходом вряд ли у тебя получится задуманное. Здесь надо понимать что ты делаешь, как и зачем и знать Verilog или VHDL.

Но нарисовал схему ты неправильно. Тактовый сигнал применяется только на регистрах, а в логических операциях участвовать не должен.

[vladimir17m]

VHDL планирую выучить, по поводу подхода совет знакомого электронщика не знаю на сколько он поможет, в любом случае схему всегда можно показать руководителю, показать что процесс разработки устройства запущен.

Я немного не понял по второй части, про схему.

[Vascom]

Учи лучше verilog.

А что конкретно непонятно по второй части?

[Vascom]

Вот, смотри. Клок, как и ресет не участвуют в логических операциях.

[vladimir17m]

Какие плюсы verilog к VHDL? Я читаю первый том проектирование цифровых устройств Джон Ф.Уэйкерли, он упоменал только о VHDL и ABEL по этому я решил выбрать один из этих языков, причём если я все правильно понял, если проводить аналогию между языками описания схем и языками программирования то VHDL это Си, а ABEL ассемблер.

По второй части: если тактовый сигнал использовать только для регистров, то как же счётчики, триггеры и другие логические устройства которые я хочу заставить работать синхронно?

[Vascom]

По функциональности Verilog и VHDL одинаковы. Но верилог более наглядный, понятный.

Триггеры - это и есть регистры. Счётчики - это регистр+сумматор.

Как на моей схеме - тактовый сигнал не участвует в мультиплексировании и суммировании, а лишь защёлкивает результат в выходной регистр.

Изменено 29 апреля, 2014 пользователем Vascom

[vladimir17m]

Вот, смотри. Клок, как и ресет не участвуют в логических операциях.

Идею я понял, но в Вашей ситуации действия которые выполняются над входными данными могут выполняться за один такт, а если скажем для того что бы обработать входные данные и получить данные на выходе требуется не 1 такт. ниже приведу часть схемы оцените ее.

[Vascom]

Тогда разбиваешь процесс обработки на несколько этапов и защёлкиваешь результат после каждого из них.

[vladimir17m]

Вот схема о которой говорил

Счётчик u4 с каждым тактом поочередно выбирает на выходе мультиплексора данные с регистров u 1 u2

[Vascom]

Вот чтобы люди друг друга понимали, а так же внутреннюю структуру и алгоритм работы этой схемы - надо описать в верилоге

[vladimir17m]

) буду знакомиться в скором будущем, смысл в том, что с каждым тактом на выходе этой схемы будет поочерёдно выбираться значение то с одного регистра то с другого в итоге получается что тактовая частота участвует в мультеплексировании данных, а этого как я понял не должно быть?

[Vascom]

Ты верно нарисовал. Тактовый сигнал заводится на счётчик, с каждым тактом значение счётчика увеличивается на единицу, и это значение уже идёт на мультиплексор. Но не сам тактовый сигнал идёт на мультиплексор.