ПЛИС

Программируемые логические интегральные схемы (ПЛИС или PLD) - проектирование, программирование, работа. Обсуждение языков Verilog, VHDL.

194 темы в этом разделе

  1. Соединить Плис И Пк

    • 9 ответов
    • 1 895 просмотров

  2. Altera Spice & Proteus Isis

    • 4 ответа
    • 4 268 просмотров
  3. Синтез Для Плис И Многопоточность

    • 0 ответов
    • 1 643 просмотра
  4. Реализация Uart На Плис

    • 10 ответов
    • 7 432 просмотра
  5. Часы На Плис

    • 2 ответа
    • 3 543 просмотра
    • 3 ответа
    • 2 685 просмотров
    • 2 ответа
    • 1 159 просмотров
  6. Syntax Error Verilog

    • 3 ответа
    • 2 403 просмотра
  7. Хитрости Кода Verilog

    • 0 ответов
    • 1 131 просмотр
  8. Тест Для Fifo

    • 3 ответа
    • 2 268 просмотров
  9. Vhdl

    • 5 ответов
    • 1 767 просмотров
  10. Active-Hdl И Virtex - 4

    • 0 ответов
    • 1 031 просмотр
    • 22 ответа
    • 4 969 просмотров
    • 9 ответов
    • 3 674 просмотра
    • 1 ответ
    • 1 783 просмотра
    • 1 ответ
    • 3 467 просмотров
    • 5 ответов
    • 2 662 просмотра
  11. Ahdl, Нужна Помощь

    • 0 ответов
    • 1 748 просмотров
    • 0 ответов
    • 1 686 просмотров
    • 0 ответов
    • 2 664 просмотра
  12. Edk И Spartan 6

    • 2 ответа
    • 1 860 просмотров
  13. Проектирование На Vhdl

    • 11 ответов
    • 6 452 просмотра
  14. Фильтр На Vhdl

    • 0 ответов
    • 3 473 просмотра
    • 2 ответа
    • 3 477 просмотров
  15. Vhdl Код И Modelsim

    • 0 ответов
    • 2 475 просмотров
  • Сейчас на странице

    Нет пользователей, просматривающих эту страницу