ПЛИС

Программируемые логические интегральные схемы (ПЛИС или PLD) - проектирование, программирование, работа. Обсуждение языков Verilog, VHDL.

187 тем в этом разделе

  1. Syntax Error Verilog

    • 3 ответа
    • 2 303 просмотра

  2. Хитрости Кода Verilog

    • 0 ответов
    • 1 086 просмотров
  3. Тест Для Fifo

    • 3 ответа
    • 1 899 просмотров
  4. Vhdl

    • 5 ответов
    • 1 635 просмотров
  5. Active-Hdl И Virtex - 4

    • 0 ответов
    • 956 просмотров
    • 22 ответа
    • 4 725 просмотров
    • 9 ответов
    • 3 470 просмотров
    • 1 ответ
    • 1 736 просмотров
    • 1 ответ
    • 3 047 просмотров
    • 5 ответов
    • 2 532 просмотра
  6. Ahdl, Нужна Помощь

    • 0 ответов
    • 1 691 просмотр
    • 0 ответов
    • 1 620 просмотров
    • 0 ответов
    • 2 454 просмотра
  7. Edk И Spartan 6

    • 2 ответа
    • 1 750 просмотров
  8. Проектирование На Vhdl

    • 11 ответов
    • 6 339 просмотров
  9. Фильтр На Vhdl

    • 0 ответов
    • 3 129 просмотров
    • 2 ответа
    • 3 184 просмотра
  10. Vhdl Код И Modelsim

    • 0 ответов
    • 2 408 просмотров
  11. Описание Интерфейса

    • 3 ответа
    • 1 799 просмотров
  12. Как Залить Схему В Мах7000

    • 7 ответов
    • 2 108 просмотров
  13. Счетчик На Vhdl

    • 3 ответа
    • 5 766 просмотров
    • 2 ответа
    • 2 363 просмотра
  14. Открытый Сток На Vhdl

    • 6 ответов
    • 2 404 просмотра
  15. Можно Ли Так Делать?(Vhdl)

    • 3 ответа
    • 1 856 просмотров
    • 3 ответа
    • 1 637 просмотров
  • Сейчас на странице

    Нет пользователей, просматривающих эту страницу