ПЛИС

Программируемые логические интегральные схемы (ПЛИС или PLD) - проектирование, программирование, работа. Обсуждение языков Verilog, VHDL.

191 тема в этом разделе

  1. Реализация Uart На Плис

    • 10 ответов
    • 7 018 просмотров

  2. Часы На Плис

    • 2 ответа
    • 3 317 просмотров
    • 3 ответа
    • 2 408 просмотров
    • 2 ответа
    • 1 122 просмотра
  3. Syntax Error Verilog

    • 3 ответа
    • 2 331 просмотр
  4. Хитрости Кода Verilog

    • 0 ответов
    • 1 110 просмотров
  5. Тест Для Fifo

    • 3 ответа
    • 2 032 просмотра
  6. Vhdl

    • 5 ответов
    • 1 688 просмотров
  7. Active-Hdl И Virtex - 4

    • 0 ответов
    • 982 просмотра
    • 22 ответа
    • 4 825 просмотров
    • 9 ответов
    • 3 535 просмотров
    • 1 ответ
    • 1 757 просмотров
    • 1 ответ
    • 3 184 просмотра
    • 5 ответов
    • 2 581 просмотр
  8. Ahdl, Нужна Помощь

    • 0 ответов
    • 1 715 просмотров
    • 0 ответов
    • 1 638 просмотров
    • 0 ответов
    • 2 551 просмотр
  9. Edk И Spartan 6

    • 2 ответа
    • 1 793 просмотра
  10. Проектирование На Vhdl

    • 11 ответов
    • 6 380 просмотров
  11. Фильтр На Vhdl

    • 0 ответов
    • 3 245 просмотров
    • 2 ответа
    • 3 294 просмотра
  12. Vhdl Код И Modelsim

    • 0 ответов
    • 2 440 просмотров
  13. Описание Интерфейса

    • 3 ответа
    • 1 816 просмотров
  14. Как Залить Схему В Мах7000

    • 7 ответов
    • 2 154 просмотра
  15. Счетчик На Vhdl

    • 3 ответа
    • 6 070 просмотров
  • Сейчас на странице

    Нет пользователей, просматривающих эту страницу