ПЛИС

Программируемые логические интегральные схемы (ПЛИС или PLD) - проектирование, программирование, работа. Обсуждение языков Verilog, VHDL.

193 темы в этом разделе

  1. Altera Spice & Proteus Isis

    • 4 ответа
    • 3 945 просмотров

  2. Синтез Для Плис И Многопоточность

    • 0 ответов
    • 1 634 просмотра
  3. Реализация Uart На Плис

    • 10 ответов
    • 7 313 просмотра
  4. Часы На Плис

    • 2 ответа
    • 3 468 просмотров
    • 3 ответа
    • 2 582 просмотра
    • 2 ответа
    • 1 149 просмотров
  5. Syntax Error Verilog

    • 3 ответа
    • 2 380 просмотров
  6. Хитрости Кода Verilog

    • 0 ответов
    • 1 120 просмотров
  7. Тест Для Fifo

    • 3 ответа
    • 2 177 просмотров
  8. Vhdl

    • 5 ответов
    • 1 741 просмотр
  9. Active-Hdl И Virtex - 4

    • 0 ответов
    • 1 007 просмотров
    • 22 ответа
    • 4 927 просмотров
    • 9 ответов
    • 3 594 просмотра
    • 1 ответ
    • 1 772 просмотра
    • 1 ответ
    • 3 353 просмотра
    • 5 ответов
    • 2 617 просмотров
  10. Ahdl, Нужна Помощь

    • 0 ответов
    • 1 736 просмотров
    • 0 ответов
    • 1 662 просмотра
    • 0 ответов
    • 2 629 просмотров
  11. Edk И Spartan 6

    • 2 ответа
    • 1 833 просмотра
  12. Проектирование На Vhdl

    • 11 ответов
    • 6 421 просмотр
  13. Фильтр На Vhdl

    • 0 ответов
    • 3 388 просмотров
    • 2 ответа
    • 3 405 просмотров
  14. Vhdl Код И Modelsim

    • 0 ответов
    • 2 454 просмотра
  15. Описание Интерфейса

    • 3 ответа
    • 1 831 просмотр
  • Сейчас на странице

    Нет пользователей, просматривающих эту страницу