Jump to content

ПЛИС

Программируемые логические интегральные схемы (ПЛИС или PLD) - проектирование, программирование, работа. Обсуждение языков Verilog, VHDL.

209 topics in this forum

  1. Max 2 Epm570

    • 7 replies
    • 1530 views

    • 7 replies
    • 1860 views
    • 4 replies
    • 1353 views
    • 2 replies
    • 1190 views
    • 2 replies
    • 2097 views
    • 7 replies
    • 2091 views
    • 6 replies
    • 7340 views
    • 7 replies
    • 2019 views
    • 10 replies
    • 2121 views
    • 5 replies
    • 2350 views
  2. Т-Триггер

    • 8 replies
    • 3418 views
    • 9 replies
    • 1741 views
  3. Vhdl Mux 4 В 1, 8 Bit

    • 13 replies
    • 6381 views
    • 10 replies
    • 2724 views
    • 7 replies
    • 2288 views
    • 9 replies
    • 2407 views
  4. Altera Spice & Proteus Isis

    • 4 replies
    • 9670 views
    • 0 replies
    • 1897 views
    • 10 replies
    • 9355 views
  5. Часы На Плис

    • 2 replies
    • 4549 views
    • 3 replies
    • 4042 views
    • 2 replies
    • 1452 views
  6. Syntax Error Verilog

    • 3 replies
    • 2827 views
    • 0 replies
    • 1386 views
  7. Тест Для Fifo

    • 3 replies
    • 2877 views
  • Recently Browsing

    No registered users viewing this page.

×
×
  • Create New...