Jump to content

ПЛИС

Программируемые логические интегральные схемы (ПЛИС или PLD) - проектирование, программирование, работа. Обсуждение языков Verilog, VHDL.

199 topics in this forum

  1. Т-Триггер

    • 8 replies
    • 2829 views

    • 9 replies
    • 1483 views
  2. Vhdl Mux 4 В 1, 8 Bit

    • 13 replies
    • 4880 views
    • 10 replies
    • 2442 views
    • 7 replies
    • 1744 views
    • 9 replies
    • 2146 views
  3. Altera Spice & Proteus Isis

    • 4 replies
    • 5717 views
    • 0 replies
    • 1723 views
    • 10 replies
    • 8159 views
  4. Часы На Плис

    • 2 replies
    • 3958 views
    • 3 replies
    • 3240 views
    • 2 replies
    • 1258 views
  5. Syntax Error Verilog

    • 3 replies
    • 2542 views
    • 0 replies
    • 1218 views
  6. Тест Для Fifo

    • 3 replies
    • 2507 views
  7. Vhdl

    • 5 replies
    • 1879 views
  8. Active-Hdl И Virtex - 4

    • 0 replies
    • 1084 views
    • 22 replies
    • 5312 views
    • 9 replies
    • 4003 views
    • 1 reply
    • 1884 views
    • 1 reply
    • 4091 views
    • 5 replies
    • 2831 views
  9. Ahdl, Нужна Помощь

    • 0 replies
    • 1804 views
    • 0 replies
    • 1761 views
    • 0 replies
    • 2830 views
  • Recently Browsing

    No registered users viewing this page.

×
×
  • Create New...